Главная страница  |  Описание сайта  |  Контакты
ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО
ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО

ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО

Патент Российской Федерации
Суть изобретения: Устройство относится к технике связи и может быть использовано в системах передачи информации. Цель изобретения - повышение быстродействия устройства и расширение его функциональных возможностей. Устройство содержит генератор кодовых слов, выходной регистр, блок запрета, алгебраический сумматор, многоканальный регистр сдвига, регистр памяти, блок сравнения надежностей, блок управления. 1 з. п. ф-лы, 4 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2007866
Класс(ы) патента: H03M13/02
Номер заявки: 4783684/24
Дата подачи заявки: 18.01.1990
Дата публикации: 15.02.1994
Заявитель(и): Научно-исследовательский институт автоматики
Автор(ы): Калинин А.Ю.
Патентообладатель(и): Калинин Алексей Юрьевич
Описание изобретения: Изобретение относится к технике связи, а именно к устройствам декодирования информации, закодированной блоковым корректирующим кодом, и может быть использовано в системах передачи информации с повтором кодовых слов.
Наиболее близким к предлагаемому является декодирующее устройство, содержащее многоканальный регистр сдвига, сумматор, устройство сравнения надежностей, регистр памяти, кольцевой регистр, выходной регистр и переключатель, причем выходы старшего разряда многоканального регистра через переключатель, другие входы которого являются входами устройства, соединены с его входами, а выходы разрядов соединены с входами сумматора, выходы которого соединены с входами устройства сравнения надежностей, другие входы которого соединены с выходами регистра памяти, а информационные и управляющий выходы - соответственно с входами регистра памяти и с управляющим входом выходного регистра, информационные входы которого соединены с выходами кольцевого регистра, а выход является выходом устройства.
Недостатком данного устройства является большая задержка декодирования и невозможность его использования в системах передачи информации с повтором кодовых слов.
Выдача результата декодирования в описанном устройстве может быть выполнена только после сравнения полученной кодовой комбинации со всеми возможными кодовыми словами, что приводит к задержке декодирования, возрастающей при увеличении числа информационных разрядов кодового слова. Кроме того, данное устройство не может быть непосредственно использовано в системах с повтором кодовых слов. Возможно применение данного устройства для декодирования каждого из повторяемых кодовых слов отдельно с последующим мажоритированием результатов декодирования, но это приведет к снижению помехоустойчивости вследствие неполного использования корректирующей способности кода.
Целью изобретения является повышение быстродействия, расширение функциональных возможностей устройства.
На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - схема генератора кодовых слов; на фиг. 3 - схема блока управления; на фиг. 4 - схема блока сравнения надежностей.
Декодирующее устройство (фиг. 1) содержит генератор кодовых слов 1, выходной регистр 2, блок запрета 3, алгебраический сумматор 4, многоканальный регистр сдвига 5, регистр памяти 6, блок сравнения надежностей 7 и блок управления 8.
Выходы многоканального регистра 5 сдвига соединены с первыми входами алгебраического сумматора 4, вторые входы которого соединены с выходами блока запрета 3, первые входы которого являются входами устройства, а второй вход соединен с первым выходом генератора кодовых слов 1, вторые выходы которого соединены со входами выходного регистра 2, выходы которого являются выходом устройства.
Выходы алгебраического сумматора 4 соединены с соответствующими входами многоканального регистра сдвига 5, вторыми входами блока сравнения надежностей 7 и со входами регистра памяти 6, выходы которого соединены с первыми входами блока сравнения надежностей 7, выход которого соединен со входами разрешения записи регистра памяти 6 и выходного регистра 2.
Тактовый выход генератора кодовых слов 1 соединен с тактовым входом блока управления 8, первый и второй установочные и управляющий выходы которого соединены соответственно с объединенными установочными входами регистра памяти 6 и выходного регистра 2, установочным входом многоканального регистра сдвига 5 и управляющим входом блока сравнения надежностей 7. Объединенные установочные входы генератора кодовых слов 1 и блока управления 8, а также объединенные тактовые входы генератора кодовых слов 1, многоканального регистра сдвига 5 и тактовые входы записи выходного регистра 2 и регистра памяти 6 являются соответственно установочным входом и входом опорной частоты устройства.
Генератор кодовых слов 1 содержит (фиг. 2) счетчик кодовых слов 9, формирователь импульсов 10, счетчик номера разряда 11, блок постоянной памяти 12, регистр сдвига 13 и формирователь тактового сигнала 14.
Выходы разрядов счетчика 9 являются вторыми выходами генератора кодовых слов 1 и соединены со входами формирователя 10, выход которого соединен со входом разрешения счета счетчика номера разряда 11 и входом разрешения записи регистра сдвига 13. Выходы разрядов счетчика номера разряда соединены со входами формирователя тактового сигнала 14 и с адресными входами блока постоянной памяти 12, выходы которого соединены со входами параллельной записи регистра сдвига 13, выход старшего разряда которого является первым выходом генератора кодовых слов 1. Объединенные тактовые входы счетчиков 9 и 11 и регистра сдвига 13, объединенные установочные входы счетчиков 9 и 11 являются соответственно тактовым и установочным входами, а выход формирователя тактового сигнала 14 - тактовым выходом генератора кодовых слов 1.
Блок управления 8 содержит (фиг. 3) счетчик числа повторений 15, формирователь импульса 16, селектор импульсов 17 и формирователи первого 18 и второго 19 установочных сигналов.
Выходы разрядов счетчика числа повторений 15 соединены со входами формирователя 16, выход которого соединен с первым входом селектора импульсов 17, второй вход которого объединен с тактовым входом счетчика числа повторений 15 и является тактовым входом блока управления 8, а выход соединен со входами формирователей первого 18 и второго 19 установочных сигналов и является управляющим выходом блока управления 8. Установочный вход счетчика числа повторений 15, выходы формирователей первого 18 и второго 19 установочных сигналов являются соответственно установочным входом, первым и вторым установочными выходами блока управления 8.
Блок сравнения надежностей 7 содержит (фиг. 4) компаратор 20 и элемент И 21, причем первые и вторые входы компаратора 20 являются соответственно первыми и вторыми входами устройства сравнения надежностей 7, а выход соединен с одним из входов элемента И 21, второй вход которого является управляющим входом, а выход - выходом блока сравнения надежностей 7.
Блок запрета 3 представляет собой набор из m двухвходовых элементов И, причем один из входов каждого элемента является входом устройства, а другие входы объединены и соединены с выходом генератора кодовых слов 1. Значение числа m определяется разрядностью поступающей на вход декодирующего устройства информации.
Алгебраический сумматор 4 представляет собой двоичный сумматор с циклическим переносом (выход переноса старшего разряда соединен со входом переноса младшего разряда). Число разрядов сумматора 4 равно l = m + N1 ˙M - 1, где N1 - максимально возможное число единиц в кодовом слое, М - число повторов кодового слова.
Регистры 6 и 2 представляют собой регистры с параллельным входом и выходом и числом разрядов соответственно l и К, где К - число информационных разрядов кодового слова.
Многоканальный регистр сдвига 5 представляет собой набор из (l - 1) 2k - разрядных регистров сдвига, входы последовательной записи и выходы старшего разряда которых являются соответственно входами и выходами, а объединенные тактовые и установочные входы - соответственно тактовым и установочным входами многоканального регистра сдвига 5.
Разрядность счетчика 9 равна К, счетчика кодовых слов 11 - log2N (знак x означает наименьшее целое число не меньшее х), разрядность счетчика 15 равна log2М. Анализаторы 10 и 16, а также формирователь 14 представляют собой комбинационные устройства и строятся на стандартных логических элементах. Функции, реализуемые этими устройствами, описаны ниже. ПЗУ 12 може т быть любого типа объемом не менее N x 2k разрядов. Разрядность регистра 13 равна 2k. Селектор импульсов 17 и элемент 21 - двухвходовые элементы И. Формирователи 18 и 19 представляют собой выделители соответственно переднего и заднего фронтов.
Компаратор 20 представляет собой цифровой компаратор двух l-разрядных двоичных чисел со знаком. Для обеспечения сравнения с учетом знака знаковый разряд поступающих чисел инвертируется.
Устройство работает следующим образом. Пусть по каналу связи информация передается с помощью корректирующего (N, K) кода с М-кратным повтором кодовых слов (случай М = 1 соответствует системе без повтора). Демодулятор (не показан) преобразует поступающий аналоговый сигнал в последовательность m-разрядных двоичных чисел, каждое из которых определяет надежность соответствующего символа принятого кодового слова. Это преобразование может быть выполнено, например, путем аналого-цифрового преобразования отсчетов сигнала на выходе согласованного фильтра (см. Дж. Кларк, мл. , Дж. Кейн. Кодирование с исправлением ошибок в системах цифровой связи. - М. , Радио и связь, 1987, с. 33-37). При этом значения чисел на выходе АЦП могут быть как положительными (при передаче единицы), так и отрицательными (при передаче нуля). Отрицательные числа удобно записывать в обратном коде. Число разрядов m определяется разрядностью используемого АЦП. При использовании демодулятора с пороговым устройством (см. Л. М. Финк Теория передачи дискретных сообщений. - М. , 1970, с. 158) число разрядов входной информации m = 1, т. е. на вход поступает только знаковый разряд.
Вычисленные в демодуляторе значения надежностей принятых символов в параллельном коде поступают на входы блока запрета 3. Прохождение сигналов на выход блока запрета 3 разрешается только при наличии сигнала "Лог. 1", поступающего на второй вход блока запрета 3 с выхода генератора кодовых слов 1, в противном случае на выходах блока запрета 3 формируются сигналы "Лог. 0".
Алгебраичный сумматор 4 совместно с многоканальным регистром сдвига 5 выполняет накапливающее алгебраическое суммирование сигналов, поступающих с выхода блока запрета 3. В начале каждого цикла декодирования многоканальный регистр 5 обнуляется по сигналу, поступающему на его установочный вход с блока управления 8. После этого на вход блока запрета 3 поступают сигналы, соответствующие надежности первого символа принятой кодовой комбинации, а генератор кодовых слов 1 последовательно формирует сигналы, соответствующие первому разряду всех 2k возможных кодовых слов используемого кода. При этом значение надежности первого символа принятой кодовой комбинации будет записано в те ячейки многоканального регистра сдвига 5, которые соответствуют ненулевым символам на выходе генератора кодовых слов 1. Частота изменения информации на выходах генератора кодовых слов 1 должна быть в 2k раз больше частоты поступления информации на вход устройства.
В следующем такте на вход блока запрета 3 поступает значение надежности второго принятого символа, генератор кодовых слов 1 формирует последовательность сигналов, соответствующих вторым разрядам всех 2k кодовых слов, при этом значение надежности алгебраически суммируется с содержимым ячеек многоканального регистра 5, соответствующих не нулевым символам на выходе генератора кодовых слов 1 и т. д. Описанный процесс повторяется N x M раз. В результате в каждой из 2k ячеек многоканального регистра 5 формируется число, представляющее собой алгебраическую сумму надежностей символов принятой кодовой комбинации, соответствующих ненулевым символам соответствующего этой ячейке кодового слова. Эти числа представляют собой функцию правдоподобия данного кодового слова при заданном аналоговом сигнале, поступившем из канала связи.
Регистр памяти 6 и блок сравнения надежностей 7 предназначены для выделения кодового слова, имеющего наибольшую функцию правдоподобия. Работа блока сравнения надежностей 7 разрешается только на последнем из N x M тактов работы устройства. Все остальное время она запрещена сигналом, поступающим с управляющего выхода блока управления 8. При этом на выходе блока сравнения надежностей присутствует потенциал, запрещающий запись информации в регистры 2 и 6. На последнем такте цикла блок выполняет алгебраическое сравнение чисел, поступающих на его входы и если значение функции правдоподобия, формируемой на выходе сумматора 4, превышает значение содержимого регистра памяти 6, то на выходе блока сравнения надежностей 7, формируется сигнал, разрешающий запись нового значения функции правдоподобия в регистр памяти 6 и информационных разрядов соответствующего кодового слова в выходной регистр 2.
В начале процесса сравнения по сигналу, поступающему с первого установочного выхода блока управления 8, регистр памяти 6 устанавливается в состояние, заведомо меньшее (с учетом знака), чем минимально возможное значение функции правдоподобия. Наиболее просто это может быть выполнено путем установки регистра 6 в состояние, соответствующее максимальному по абсолютной величине отрицательному числу (единица в знаковом разряде и нули в остальных). В этом случае первое вычисленное значение надежности с выхода сумматора 4 гарантированно записывается в регистр 6 и используется для дальнейшего сравнения.
Таким образом, к концу цикла декодирования в выходном регистре 2 оказываются записанными информационные разряды наиболее правдоподобного кодового слова, а в регистре памяти 6 - его функция правдоподобия. После этого по сигналу со второго установочного выхода блока управления 8 обнуляется содержимое многоканального регистра сдвига 5 и описанный процесс повторяется. Полученное на каждом цикле содержимое выходного регистра 2 и регистра памяти 6 сохраняются в течение (N˙M - 1) тактов следующего цикла и могут быть использованы внешними устройствами (как в последовательном виде, так и в параллельном).
В случае, если набор кодовых слов используемого кода включает в себя кодовое слово, состоящее из одних нулей, это слово может быть исключено из перебора, поскольку его функция правдоподобия заранее известна (и равна 0). При этом отношение частоты работы генератора кодовых слов 1 и тактовой частоты может быть уменьшено до (2k- 1), а установка регистров 2 и 6 должна производиться в нулевое состояние. Если функция правдоподобия всех ненулевых кодовых слов окажутся меньше 0 (т. е. наиболее правдоподобным является нулевое кодовое слово), то в регистрах 2 и 6 в конце процесса сравнения останутся записанными нули.
Генератор кодовых слов 1 предназначен для формирования эталонных последовательностей, поступающих на блок запрета 3. На (i x j)-ом также декодирования кодового слова, где i = 1, 2, . . . , N, j = 1, . . . M, генератор кодовых слов формирует последовательность, состоящую из i-ых разрядов всех 2k возможных кодовых слов (или 2k - 1 кодовых слов, если анализ нулевого кодового слова не производится).
Генератор кодовых слов 1 работает следующим образом (см. фиг. 2). Счетчик 9 выполняет деление поступающей на его тактовый вход опорной частоты на 2k или 2k - 1 в зависимости от числа анализируемых кодовых слов. При этом на выходе формирователя 10 формируется импульс длительностью 1 период опорной частоты и с периодом равным соответственно 2k или 2k - 1.
По этому импульсу происходит параллельная запись информации, сформированной на выходах ПЗУ 12 в регистр сдвига 13, после чего содержимое счетчика номера разряда 11 увеличивается на 1 и на выходах ПЗУ 12 формируется новая информация.
По окончании действия импульса, поступающего с выхода анализатора 10, информация в регистре сдвига 13 начинает сдвигаться по опорной частоте, при этом на выходе старшего разряда регистра сдвига 13 последовательно формируются сигналы, соответствующие информации, записанной в ПЗУ 12 по адресу, определенному счетчиком 11. Для обеспечения заданных требований к генератору кодовых слов 1 необходимо, чтобы в ПЗУ 12 по адресу I, где I = 0 . . . N - 1 были записаны разряды с номером i = I + 1 всех 2k или 2k - 1 кодовых слов, подлежащих анализу. Таким образом, разрядность ПЗУ 12 и регистра сдвига 13 должна быть равна соответственно 2k или 2k - 1. Коэффициент пересчета счетчика номера разряда 11 равен N.
Формирователь тактового сигнала 14 предназначен для выделения момента окончания обработки кодового слова и представляет собой комбинационное устройство, формирующее импульсный сигнал в момент достижения счетчиком 11 состояния N - 1.
Начальное фазирование счетчиков 9 и 11 осуществляется сигналом, поступающим на их установочные входы из устройства цикловой синхронизации. Формирователь 10 представляет собой комбинационное устройство, формирующее импульсный сигнал при нулевом состоянии счетчика 9, поэтому сразу после начальной установки происходит запись информации о первых разрядах всех кодовых слов в регистр 13. После этого описанный выше процесс может выполняться без дополнительного фазирования.
Блок управления 8 работает следующим образом (см. фиг. 3). На тактовый вход счетчика числа повторений 15 поступают импульсы с тактового выхода генератора кодовых слов 1. Коэффициент пересчета счетчика 15 равен M (при М = 1 счетчик 15, формирователь 16 и селектор импульсов 17 отсутствуют). При достижении счетчиком 15 состояния М - 1 на выходе формирователя 16 формируется сигнал, разрешающий прохождение импульса через селектор 17. Таким образом, на выходе селектора импульсов 17 формируется последовательность импульсов с длительностью 2k периодов опорной частоты, поступающей на вход декодирующего устройства (что составляет 1 такт частоты, с которой поступает входная информация), и с периодом N ˙M тактов тактовой частоты. Во время действия этого импульса разрешается работа блока сравнения надежностей 7.
Перед началом процесса сравнения на выходе формирователя первого установочного сигнала 18 формируется импульс, устанавливающий в начальное состояние регистры 2 и 6, а после его окончания на выходе формирователя 19 формируется импульс обнуляющий содержимое многоканального регистра сдвига 5. Формирователи 18 и 19 представляют собой выделители соответственно переднего и заднего фронтов импульсов на выходе селектора 17.
Блок сравнения надежностей 7 работает следующим образом (фиг. 4). Компаратор 20 выполняет алгебраическое сравнение двух двоичных чисел, присутствующих на его входах. Если число, поступающее на вторые входы с сумматора 4 превышает число, поступающее на первые входы с регистра памяти 6, то на выходе компаратора формируется сигнал "Лог. 1", проходящий на выход элемента И 21 при наличии сигнала "Лог. 1" на управляющем входе блока сравнения надежностей 7. При наличии на управляющем входе сигнала "Лог. 0" на выходе элемента 21 присутствует сигнал "Лог. 0" и работа устройства сравнения надежностей запрещена.
Достоинство предлагаемого устройства заключается в отсутствии задержки декодирования и возможности использования в системах с повтором кодовых слов.
В отличие от устройства-прототипа сравнение функций правдоподобия и выбор наиболее надежного кодового слова выполняется в течение одного (последнего) такта поступления входной информации. При этом к моменту окончания приема поступающей из канала кодовой комбинации результат декодирования уже присутствует на выходе предлагаемого устройства.
Возможность использования в системе с повтором кодовых слов определяется накапливающим суммированием результатов сравнения со всеми возможными кодовыми словами, которые может проводиться в течение любого времени. Причем сложность описанного устройства лишь незначительно изменяется с ростом числа повторов кодового слова. Число повторов легко может быть сделано управляемым, что повышает универсальность предлагаемого устройства. (56) Авторское свидетельство СССР N 1436841, кл. H 03 M 13/02, 1987.
Захаров А. А. , Наумов А. С. Сложность оптимального декодирования низкоскоростных кодов. Техника средств связи, сер. ТРС, 1982, вып. 8, с. 79.
Патент Великобритании N 1400649, кл. H 04 M 1/10, 1973.
Формула изобретения: 1. ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО, содержащее блок сравнения надежностей, регистр памяти, выходной регистр и блок управления, выходы регистра памяти соединены с первыми входами блока сравнения надежностей, выход которого соединен с входами разрешения записи регистра памяти и выходного регистра, выходы которого являются выходами устройства, отличающееся тем, что, с целью повышения быстродействия и расширения функциональных возможностей устройства за счет возможности использования в системах с повтором кодовых слов, в него введены генератор кодовых слов, блок запрета, алгебраический сумматор и многоканальный регистр сдвига, выходы которого соединены с первыми входами алгебраического сумматора, вторые входы которого соединены с выходами блока запрета, первые входы которого являются информационными входами устройства, первый и вторые выходы генератора кодовых слов соединены соответственно с вторым входом блока запрета и информационными входами выходного регистра, выходы алгебраического сумматора соединены с информационными входами многоканального регистра сдвига, регистра памяти и вторыми входами блока сравнения надежностей, тактовый выход генератора кодовых слов соединен с тактовым входом блока управления, первый и второй установочные и управляющий выходы которого соединены соответственно с объединенными установочными входами регистра памяти и выходного регистра, установочным входом многоканального регистра сдвига и управляющим входом блока сравнения надежностей, тактовые входы генератора кодовых слов, многоканального регистра сдвига, выходного регистра и регистра памяти объединены и являются входом опорной частоты устройства, установочные входы генератора кодовых слов и блока управления являются установочным входом устройства.
2. Устройство по п. 1, отличающееся тем, что генератор кодовых слов содержит счетчик кодовых слов, формирователь импульсов, счетчик номера разряда, блок постоянной памяти, регистр сдвига и формирователь тактового сигнала, выходы счетчика кодовых слов являются вторыми выходами генератора кодовых слов и соединены с входами формирователя импульсов, выход которого соединен с входом разрешения записи регистра сдвига и входом разрешения счета счетчика номера разряда, выходы которого соединены с входами формирователя тактового сигнала, и с адресными входами блока постоянной памяти, выходы которого соединены с входами параллельной записи регистра сдвига, выход старшего разряда которого является первым выходом генератора кодовых слов, тактовые входы счетчика кодовых слов, счетчика номера разряда и регистра сдвига объединены и являются тактовым входом генератора кодовых слов, установочные входы счетчика кодовых слов и счетчика номера разряда являются установочным входом генератора кодовых слов, выход формирователя тактового сигнала является третьим выходом генератора кодовых слов.