Главная страница  |  Описание сайта  |  Контакты
СПОСОБ КОНТРОЛЯ КОНТАКТИРОВАНИЯ КМОП-БИС И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ
СПОСОБ КОНТРОЛЯ КОНТАКТИРОВАНИЯ КМОП-БИС И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

СПОСОБ КОНТРОЛЯ КОНТАКТИРОВАНИЯ КМОП-БИС И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Патент Российской Федерации
Суть изобретения: Способ контроля контактирования КМОП - БИС, сущность которого заключается в том, что проверка контактирования осуществляется при помощи подачи определенной последовательности импульсов тока на определенные выводы объекта контроля, а для обнаружения неконтактирующих выводов КМОП - БИС используется выход преобразователя ток - напряжение, который подключен к выводу для поключения напряжения питания объекта контроля. Подача импульсов тока осуществляется таким образом, чтобы порядковый номер импульса определенным образом соответствовал номеру вывода. Устройство для контроля контактирования КМОП - БИС содержит блок управления 1, многоканальный блок контроля 2, узел подключения 3, источник опорных уровней 4, источник питания 5, элемент коммутации 6, блок регистрации 7, преобразователь ток - напряжение 8. 4 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2009518
Класс(ы) патента: G01R31/28
Номер заявки: 5030828/21
Дата подачи заявки: 02.07.1991
Дата публикации: 15.03.1994
Заявитель(и): Научно-производственное объединение автоматики
Автор(ы): Шехурдин В.А.; Ипатьев А.В.; Шамшурин В.В.
Патентообладатель(и): Научно-производственное объединение автоматики
Описание изобретения: Изобретение относится к контрольно-испытательной технике и может быть использовано для проверки контактирования при проведении контроля КМОП-БИС.
В настоящее время большие интегральные схемы (БИС) имеют тенденцию к увеличению числа внешних выводов (48, 56, 64 и более) и уменьшению шага между выводами с 2,5 и 1,25 до 0,625 миллиметра, что предъявляет повышенные требования к узлу контактирования объекта контроля в части его надежности, а проверка контактирования становится актуальной задачей.
Известно устройство для контроля контактирования интегральных схем, содержащее блок управления, коммутатор, источник питания, аналого-цифровой преобразователь, преобразователь кодов. Принцип контроля основан на анализе величины падения напряжения при протекании тока через измерительный резистор, для чего в каждом канале контроля кроме измерительного резистора имеется дополнительный коммутатор для подключения аналого-цифрового преобразователя. Недостатком устройства является его сложность, обусловленная необходимостью аналого-цифрового преобразования, использования измерительных резисторов и коммутаторов для сравнения результата контроля с эталоном.
Известно устройство для контроля контактирования выводов электронных блоков, содержащее ряд контактных головок с парой контактов на каждую контактную площадку объекта контроля, недостатком устройства является высокая сложность узла контактирования, так как необходимо обеспечить протекание тока за счет двойного контактирования, а это для объектов контроля с большим числом выводов и малым шагом между ними сильно затруднено.
Наиболее близким техническим решением является устройство контроля БИС, содержащее блок управления, клеммы для подключения выводов объекта контроля и N-канальный (по числу сигнальных выводов) блок контроля. Известное устройство позволяет контролировать БИС в двух режимах: контроль контактирования и собственно контроль БИС. В режиме контроля контактирования проверяется наличие полупроводникового перехода между каждым из выводов БИС и общей шиной, наличие этого перехода классифицируется устройством как наличие контактирования. Недостатком устройства является сложность многоканального блока контроля, так как в каждом канале контроля требуется, кроме генераторов тока, введение дополнительных ключей и логических элементов, а это затрудняет реализацию режима контроля контактирования в существующей на производстве аппаратуре контроля.
Цель изобретения - упрощение реализации проверки контактирования, достигается тем, что вывод питания КМОП-БИС подключают к преобразователю ток-напряжение, осуществляют подачу испытательного тока в виде импульса, подаваемого на каждый сигнальный вывод с относительным смещением положения импульса во времени в зависимости от порядка номеров сигнальных выводов, а в качестве информативного сигнала выбирают последовательность импульсов, снимаемых с выхода преобразователя ток-напряжение, которую сравнивают с эталонной последовательностью, в которой число импульсов равно количеству сигнальных выводов КМОП-БИС, при несравнении порядковый номер отсутствующего в контролируемой последовательности импульса используют для идентификации номера неконтактирующего вывода.
Предлагаемое техническое решение использует свойства структуры КМОП-БИС, в которой имеются защитные диоды на сигнальных (входы и выходы) выводах.
Практическая реализация предлагаемого технического решения проще по отношению к известному, так как не требует доработки многоканального блока контроля. В известных технических решениях признаки, отличные от прототипа, не обнаружены, что позволяет сделать вывод, что предлагаемое устройство обладает существенными отличиями.
Совокупность существенных признаков предлагаемого решения при их выполнении обеспечит достижение положительного эффекта - возможность реализации этапа проверки контактирования при контроле КМОП-БИС с меньшими затратами.
На фиг. 1 приведена функциональная схема устройства, реализующего предлагаемый способ контроля; на фиг. 2 - предпочтительный вариант реализации основных функциональных блоков и самого устройства; на фиг. 3 - временная диаграмма, поясняющая работу устройства; на фиг. 4 - алгоритм работы устройства на этапе проверки контактирования.
Устройство, реализующее предлагаемый способ контроля контактирования КМОП-БИС, содержит блок 1 управления, многоканальный блок 2 контроля, узел 3 подключения, источник 4 опорных уровней, источник 5 питания, элемент 6 коммутации, блок 7 регистрации, преобразователь 8 ток-напряжение. Блок 1 управления своей первой группой информационных выходов, первым входом и первым выходом подключен соответственно к первой группе информационных входов, выходу и входу многоканального блока 2 контроля, вторая группа информационных выходов подключена ко второй группе информационных входов многоканального блока 2 контроля и группе сигнальных входов узла 3 подключения. Источник 4 опорных уровней своей группой опорных сигналов подключен к третьей группе входов многоканального блока 2 контроля, выход опорного сигнала подключен к третьему входу блока 1 управления, а вход соединен с первым выходом источника 5 питания, первым входом узла 3 подключения, первым входом преобразователя 8 ток-напряжение и третьим входом блока 7 регистрации. Элемент 6 коммутации общим контактом соединен с вторым входом узла 3 подключения, замкнутый контакт подключен к второму выходу источника 5 питания, разомкнутый контакт соединен с вторым входом преобразователя 8 ток-напряжение, а управляющий вход подключен к третьему выходу блока 1 управления, второй вход, первый и второй выход которого соединены соответственно с выходом, первым и вторым входом блока 7 регистрации, четвертый вход которого соединен с выходом преобразователя 8 ток-напряжение. Блок 1 управления содержит программирующий блок 13, включающий пятнадцать элементов 14 коммутации, каждый из которых содержит ключ 15 и нагрузочный резистор 16, выходы которых соединены с выходом элемента 14 коммутации, а входы - раздельно соединены с первой 17 и второй 18 шинами программирующего блока 13, генератор 19, первый 20 и второй 21 блоки коммутации, первый 22 и второй 23 ждущий мультивибратор, первый 24, второй 25, третий 26 и четвертый 27 инвертор, первый 28 и второй 29 индикатор, первый 30 и второй 31 элемент И, элемент 32 И-НЕ, счетчик 33, элемент 34 задержки, первый 35, второй 36 и третий 37 блок запоминающего устройства, триггер 38, первый 39 и второй 40 регистр, мультиплексор 41, блок 42 формирователей, включающий N формирователей 43 сигналов, выходы которых являются второй группой информационных выходов блока 1 управления, а каждый формирователь 43 сигналов содержит первый 44 и второй 45 элемент И-НЕ, первые входы которых соединены с первым входом формирователя 43 сигналов, второй вход первого 44 элемента И-НЕ является вторым входом формирователя 43 сигналов и через инвертор 46 соединен с вторым входом второго 45 элемента И-НЕ, выход которого является выходом формирователя 43 сигналов и подключен к коллектору транзистора 47, эмиттер которого через первый 48 резистор соединен с третьим входом формирователя 43 сигналов, третьим входом блока 1 управления и первым выводом второго 49 резистора, а база - с вторым выводом второго 49 резистора и через третий 50 резистор - с выходом первого 44 элемента И-НЕ.
Установочный вход триггера 38 соединен с первым выходом первого 22 ждущего мультивибратора, первый обнуляющий вход - с выходом второго 23 ждущего мультивибратора, первым входом первого 30 элемента И и обнуляющими входами первого 39 и второго 40 регистра, второй обнуляющий вход - с выходом элемента 32 И-НЕ, третий обнуляющий вход - с первым входом блока 1 управления, четвертый обнуляющий вход - с вторым входом первого 30 элемента И и первым выходом счетчика 33, а выход - с входом первого 28 индикатора и первым входом второго 31 элемента И, второй вход которого соединен с выходом первого 20 блока коммутации, а выход - с входом элемента 34 задержки и счетным входом счетчика 33, установочный вход которого соединен с выходом первого 30 элемента И, группа входов данных соединена с выходом первой 14-7 группы элементов коммутации, а второй выход соединен с входом второго 29 индикатора и первым входом второго 21 блока коммутации, второй вход которого соединен с выходом второй 14-8 группы элементов коммутации, третий вход подключен к выходу первого 14-6 элемента коммутации и через третий 26 инвертор соединен с четвертым входом второго 21 блока коммутации, выход которого подключен к адресным входам первого 35, второго 36 и третьего 37 блоков запоминающего устройства, входы ЗАПИСЬ-ЧТЕНИЕ которых подключены к выходу второго 25 инвертора, вход которого подключен к выходу второго 14-5 элемента коммутации, выходы третьего 14-9, четвертого 14-11 и пятого 14-14 элементов коммутации подключены соответственно к входам выборки первого 35, второго 36 и третьего 37 блока запоминающего устройства, информационные выходы первого 35 и третьего 37 блока запоминающего устройства подключены соответственно к входам данных первого 39 и второго 40 регистра, выход выборки третьего 37 запоминающего устройства через четвертый 27 инвертор соединен с первым входом элемента 32 И-НЕ.
Информационные выходы второго 36 блока запоминающего устройства подключены к первой группе входов данных мультиплексора 41, вторая группа входов данных которого подключена к шине 60 высокого логического уровня, стробирующий вход - к выходу шестого 14-12 элемента коммутации, а выходы - к первым входам формирователей 43 сигналов, вторые входы которых подключены к выходам первого 39 регистра и к первой группе информационных выходов блока 1 управления, третий выход которого является выходом седьмого 14-15 элемента коммутации, выходы восьмого 14-13, девятого 14-3, десятого 14-2 и одиннадцатого 14-1 элемента коммутации подключены соответственно к входу данных третьего 37 блока запоминающего устройства, входу второго 23 ждущего мультивибратора входу первого 22 ждущего мультивибратора и входу первого 24 инвертора, выход которого соединен с первым входом первого 20 блока коммутации, второй вход которого подключен к выходу генератора 19, третий вход соединен с вторым выходом первого 22 ждущего мультивибратора, а четвертый вход подключен к выходу одиннадцатого 14-1 элемента коммутации.
Выходы третьей 14-10 и четвертой 14-4 группы элементов коммутации подключены соответственно к входам данных второго 36 и первого 35 блока запоминающего устройства.
Второй вход и второй выход блока 1 управления соединены соответственно с вторым входом элемента 32 И-НЕ и выходом второго 40 регистра.
В блоке 1 управления программирующий блок 13 может быть выполнен, например, в виде наборного поля тумблеров, предпочтительнее выполнение его как оконечного узла связи с управляющей ЭВМ, в этом случае в качестве ключей 15 могут быть использованы микросхемы с открытым коллектором, а величина нагрузочного резистора 16 выбирается порядка 1 кОм. Первая 17 и вторая 18 шины являются соответственно шинами низкого и высокого логических уровней.
В качестве генератора 19 может быть использована, например, микросхема 119 ГГ1, с подборочными резисторами и емкостями для формирования частоты порядка сотен килогерц. В качестве первого 22 и второго 23 ждущего мультивибратора и элемента 34 задержки могут быть использованы, например, микросхемы 133 АГ3. В качестве первого 28 и второго 29 индикатора могут быть использованы, например, светодиоды типа АЛ 307Б с ключевым транзистором типа КТ201А на входе. В первом 35, втором 36 и третьем 37 блоке запоминающего устройства могут быть использованы микросхемы 541 РУ1. В качестве мультиплексора 41 могут быть использованы микросхемы типа 533 КП13.
В формирователе 43 сигналов в качестве транзистора 47 предпочтительнее использование высокочастотного транзистора, например, КТ 361Г. Остальные блоки и элементы блока 1 управления могут быть выполнены на типовых микросхемах серий 133 и 533. 1Многоканальный блок 2 контроля содержит N блоков 51 контроля, элемент 58 задержки и элемент 59 ИЛИ, выполняющий роль проводного ИЛИ и снабженного управляющим входом, соединенным с первым выходом элемента 58 задержки для стробирования выдачи информации с выхода элемента 59 ИЛИ, соединенного с выходом многоканального блока 2 контроля.
Каждый блок 51 контроля включает первый 52 и второй 53 компараторы, инвертор 54, блок 55 коммутации, D-триггер 56 и индикатор 57, вход которого соединен с выходом D-триггера 56 и выходом блока 51 контроля, которые составляют группу информационных входов элемента 59 ИЛИ.
Стробирующий вход D-триггера 56 является входом блока 51 контроля и соединен с вторым выходом элемента 58 задержки, вход которого соединен с входом многоканального блока 2 контроля.
D-вход D-триггера 56 соединен с выходом блока 55 коммутации, первый и второй входы которого соединены соответственно с выходами первого 52 и второго 53 компараторов, а третий и четвертый входы подключены соответственно к выходу и входу инвертора 54.
Вход инвертора 54 является управляющим и составляет первую группу, первые входы первого 52 и второго 53 компараторов объединены и составляют вторую группу, а вторые входы первого 52 и второго 53 компараторов - третью группу входов многоканального блока 2 контроля.
Выполнение многоканального блока 2 контроля эквивалентно техническому решению. Узел 3 подключения к КМОП-БИС имеет фиксированный механизм, в одном положении которого выводы КМОП-БИС в таре-спутнике устанавливаются на контакты, а в другом - прижимаются к ним. КМОП-БИС могут быть разных комбинаций, входящих в некоторый набор (серию) конструктивных единиц с одинаковыми присоединительными размерами, номерами выводов питания и максимальным суммарным числом сигнальных выводов (произвольно распределенных входов и выходов), равных N.
В качестве источника 4 опорных уровней и источника 5 питания могут быть использованы стандартные программируемые источники питания , например, Б5-47. В качестве элемента 6 коммутации может быть использовано например, типовое электромагнитное реле.
Блок 7 регистрации служит для сравнения информативного сигнала P(I) с эталонным Рэт(I) и регистрации результата в виде ГОДЕН-БРАК и содержит индикатор 9, элемент 10 задержки, элемент 11 И-НЕ и мультиплексор 12 с памятью, выход которого соединен с входом индикатора 9, а первый, второй, третий и четвертый входы соединены соответственно с выходом элемента 10 задержки, первым входом элемента 11 И-НЕ, выходом элемента 11 И-НЕ и третьим входом блока 7 регистрации, первый, второй и четвертый входы которого подключены соответственно к входу элемента 10 задержки, второму входу мультиплексора 12 с памятью и второму входу элемента 11 И-НЕ, а выход соединен с выходом мультиплексора 12 с памятью. В качестве элементов 10, 11 и мультиплексора 12 блока 7 регистрации могут быть использованы типовые микросхемы серий 133 и 533, а индикатор 11 может быть выполнен на основе светодиода АЛ 307Б с ключевым транзистором типа КТ 201А на входе.
Преобразователь 8 ток-напряжение выполняет роль преобразователя ТОК-НАПРЯЖЕНИЕ и может быть выполнен в виде типового переменного резистора, включенного как потенциометр, предпочтительная величина сопротивления которого составляет порядка 1-3 кОм, движок потенциометра регулируется таким образом, чтобы с выхода преобразователя 8 верхний уровень информативного сигнала на 10-15 % был выше порога срабатывания типовых ТТЛ-микросхем, данное условие необходимо для сопряжения информативного сигнала, снимаемого с выхода преобразователя 8, с входом блока 7 регистрации.
Устройство контроля КМОП-БИС работает следующим образом.
Перед контролем КМОП-БИС проверяется его контактирование к узлу 3 подключения КМОП-БИС, для чего в блоке 1 управления по команде СТОП устанавливается исходное состояние и начальный адрес загрузки ресурсов памяти I = 2N, где: N - число выводов КМОП-БИС, Фиг. 2, Фиг. 5.
На управляющий вход элемента 6 коммутации из блока 1 управления поступает сигнал, по которому вывод питания КМОП-БИС, подключенный к второму входу узла 3 подключения КМОП-БИС, отключается от источника 5 питания и подключается к второму входу преобразователя 8 ток-напряжение.
Затем осуществляется запись контролирующей Рк(I) и эталонной Рэт(I) информации в 2N адресов ресурсов памяти блока 1 управления, для чего выполняется операция I - 1, а при значении I = 0 загрузка прекращается. Форма кодового рисунка записанной информации Рк(I) и Рэт(I) показана на Фиг. 4, при этом по четным адресам записывается информация логического "0", а по нечетным - информация логической "1" для тех N номеров выводов, которые подлежат контролю, для номеров выводов, не подлежащих контролю (выводы питания, незадействованные) записывается информация логического "0", такой порядок записи обеспечивает при контроле получение на выходе преобразователя 8 информативного сигнала Р(I) в виде последовательности N импульсов и исключает забракование выводов, не подлежащих контролю.
После загрузки ресурсов памяти в блоке 1 управления формируется сигнал выборки сигнальных выводов КМОП-БИС в качестве входов, т. е. группа сигнальных входов узла 3 подключения становится приемниками сигнальной информации Рк(I).
По команде ПУСК, вырабатываемой в блоке 1 управления, счетчик адресов ресурсов памяти начинает выполнять операцию I - 1 с начального адреса I = 2N, при этом на сигнальные выводы КМОП-БИС начинают поступать импульсные сигналы с второй группы выходов блока 1 управления с относительным смещением положения импульса во времени в зависимости от порядка расположения номеров сигнальных выводов. От источника 4 опорных уровней на третий вход блока 1 управления поступает уровень опорного напряжения, который формирует верхний уровень импульсных сигналов, поступающих на сигнальные выводы КМОП-БИС, а опорные уровни, подаваемые на третью группу входов многоканального блока 2 контроля служат для формирования опорных уровней компарирования, что обеспечивает контроль низкого и высокого уровней, подаваемых импульсных сигналов на КМОП-БИС на каждом шаге выполнения операции I - 1.
Так как входы преобразователя 8 ток-напряжение с помощью элемента 6 коммутации подключены к выводу питания КМОП-БИС, то на выходе преобразователя 8 ток-напряжение в течение всего времени выполнения операции I - 1 до значения I = 0 будет наблюдаться последовательность импульсов Р(I), которая в блоке 7 регистрации будет сравниваться с эталонной последовательностью Рэт(I), поступающей с второго выхода блока 1 управления, в которой число импульсов равно количеству сигнальных выводов КМОП-БИС, в случае нарушения контактирования сигнальных выводов КМОП-БИС количество импульсов в последовательности P(I) уменьшится на число неконтактирующих выводов, при этом в блоке 7 регистрации формируется команда БРАК, которая поступает с его выхода на второй вход блока 1 управления, для формирования в нем останова и отображения текущего адреса счетчика адресов ресурсов памяти.
Номер неконтактирующего вывода определяют, пользуясь выражением N = , где: I - номер адреса останова счетчика.
Если причина неконтактирования может быть устранена, например, загрязнение контактов узла 3 подключения, недостаточный прижим выводов КМОП-БИС и т. п. , то проверка этапа контроля контактирования может быть повторена, для чего после устранения неконтактирования, в блоке 1 управления устанавливают начальный адрес I = 2N, а затем формируют команду ПУСК, при успешной проверке номер адреса останова счетчика должен иметь значение I = 0, что свидетельствует о наличии контактирования КМОП-БИС и возможности перехода к режиму собственно контроля КМОП-БИС. При этом элемент 6 коммутации с помощью блока 1 управления устанавливают в исходное состояние, при котором выход источника 5 питания через замкнутые контакты элемента 6 коммутации подключается к второму входу узла 3 подключения.
Использование предлагаемого технического решения по отношению к известному не требует введения в каждый канал многоканального блока 2 контроля генератора тока, ключа и логических элементов. За счет введения элемента 6 коммутации, блока 7 регистрации и преобразователя 8 ток-напряжение, а также организации подачи импульсных сигналов на сигнальные выводы КМОП-БИС и анализа информативного сигнала на его шине питания с помощью преобразователя 8 ток-напряжение обеспечивается определение неконтактирующих выводов.
Экономический эффект достигается уменьшением затрат на изготовление аппаратуры контроля при реализации контроля контактирования выводов КМОП-БИС. (56) Авторское свидетельство СССР N 1550444, кл. G 01 G 31/28, 1990.
Авторское свидетельство СССР N 1193608, кл. G 01 R 31/28, 1985.
Формула изобретения: 1. Способ контроля контактирования КМОП-БИС, в соответствии с которым выбирают сигнальные выводы в качестве входов, подключают их к генераторам тока, подают испытательный ток, сравнивают информативный сигнал на сигнальных выводах с эталонными опорными уровнями, производят идентификацию контактирования, отличающийся тем, что вывод питания КМОП-БИС подключают к преобразователю ток - напряжение, осуществляют подачу испытательного тока в виде импульса, подаваемого на каждый сигнальный вывод с относительным смещением положения импульса во времени в зависимости от порядка номеров сигнальных выводов, а в качестве информативного сигнала выбирают последовательность импульсов, снимаемых с выхода преобразователя ток - напряжение, которую сравнивают с эталонной последовательностью, в которой число импульсов равно количеству сигнальных выводов КМОП-БИС, при несравнении порядковый номер отсутствующего в контролируемой последовательности импульса используют для идентификации номера неконтактирующего вывода.
2. Устройство для контроля контактирования КМОП-БИС, содержащее блок управления, первая группа информационных выходов, первый вход и первый выход которого подключены соответственно к первой группе информационных входов, выходу и входу многоканального блока контроля, узел подключения, группа сигнальных входов которого подключена к второй группе информационных выходов блока управления и второй группе информационных входов многоканального блока контроля, источник опорных уровней, группа выходов опорных сигналов которого подключена к третьей группе входов многоканального блока контроля, выход опорного сигнала подключен к третьему входу блока управления, а вход соединен с первым выходом источника питания и первым входом узла подключения, отличающееся тем, что, с целью упрощения реализации проверки контактирования, в него введены элемент коммутации, преобразователь ток - напряжение и блок регистрации, выход, первый и второй входы которого соединены соответственно с вторым входом, первым и вторым выходом блока управления, третий вход соединен с первым входом преобразователя ток - напряжение и с первым выходом источника питания, а четвертый вход - с выходом преобразователя ток - напряжение, второй вход которого соединен с разомкнутым контактом элемента коммутации, причем управляющий вход элемента коммутации подключен к третьему выходу блока управления, а общий и замкнутый контакты подключены соответственно к второму входу узла подключения и второму выходу источника питания.
3. Устройство по п. 2, отличающееся тем, что блок регистрации содержит индикатор, элемент задержки, элемент И - НЕ и мультиплексор с памятью, выход которого соединен с входом индикатора, а первый, второй, третий и четвертый входы соединены соответственно с выходом элемента задержки, первым входом элемента И - НЕ, выходом элемента И - НЕ и третьим входом блока регистрации, первый, второй и четвертый входы которого подключены соответственно к входу элемента задержки, второму входу мультиплексора с памятью и второму входу элемента И - НЕ, а выход соединен с выходом мультиплексора с памятью.
4. Устройство по п. 2, отличающееся тем, что блок управления содержит программирующий блок, включающий пятнадцать элементов коммутации, каждый из которых содержит ключ и нагрузочный резистор, выходы которых соединены с выходом элемента коммутации, а входы - раздельно соединены с первой и второй шинами программирующего блока, генератор, два блока коммутации, два ждущих мультивибратора, четыре инвертора, два индикатора, два элемента И, элемент И - НЕ, счетчик, элемент задержки, три блока запоминающего устройства, триггер, два регистра, мультиплексор и блок формирователей, включающий N формирователей сигналов, выходы которых являются второй группой информационных выходов блока управления, в каждый формирователь сигналов содержит первый и второй элемент И - НЕ, первые входы которых соединены с первым входом формирователя сигналов, второй вход первого элемента И - НЕ является вторым входом формирователя сигналов и через инвертор соединен с вторым входом второго элемента И - НЕ, выход которого является выходом формирователя сигналов и подключен к коллектору транзистора, эмиттер которого через первый резистор соединен с третьим входом формирователя сигналов, третьим входом блока управления и первым выводом второго резистора, а база - с вторым выводом второго резистора и через третий резистор - с выходом первого элемента И - НЕ, причем установочный вход триггера соединен с первым выходом первого ждущего мультивибратора, первый обнуляющий вход - с выходом второго ждущего мультивибратора, первым входом первого элемента И и обнуляющими входами первого и второго регистра, второй обнуляющий вход - с выходом элемента И - НЕ, третий обнуляющий вход - с первым входом блока управления, четвертый обнуляющий вход - с вторым входом первого элемента И и первым выходом счетчика, а выход - с входом первого индикатора и первым входом второго элемента И, второй вход которого соединен с выходом первого блока коммутации, а выход - с входом элемента задержки и счетным входом счетчика, установочный вход которого соединен с выходом первого элемента И, группа входов данных соединена с выходом первой группы элементов коммутации, а второй выход соединен с входом второго индикатора и первым входом второго блока коммутации, второй вход которого соединен с выходом второй группы элементов коммутации, третий вход подключен к выходу первого элемента коммутации и через третий инвертор соединен с четвертым входом второго блока коммутации, выход которого подключен к адресным входам первого, второго и третьего блоков запоминающего устройства, управляющие входы которых подключены к выходу второго инвертора, вход которого подключен к выходу второго элемента коммутации, выходы третьего, четвертого и пятого элементов коммутации подключены соответственно к входам выборки первого, второго и третьего блока запоминающего устройства, информационные выходы первого и третьего блока запоминающего устройства подключены соответственно к входам данных первого и второго регистра , вход выборки третьего блока запоминающего устройства через четвертый инвертор соединен с первым входом элемента И - НЕ, информационные выходы второго блока запоминающего устройства подключены к первой группе входов данных мультиплексора, вторая группа входов данных которого подключена к шине высокого логического уровня, стробирующий вход - к стробирующим входам первого и второго регистров, выходу элемента задержки и первому выходу блока управления, управляющий вход - к выходу шестого элемента коммутации, а выходы - к первым входам формирователей сигналов, вторые входы которых подключены к выходам первого регистра и первой группе информационных выходов блока управления, третий выход которого является выходом седьмого элемента коммутации, выходы восьмого, девятого, десятого и одиннадцатого элемента коммутации подключены соответственно к входу данных третьего блока запоминающего устройства, входу второго ждущего мультивибратора, входу первого ждущего мультивибратора и входу первого инвертора, выход которого соединен с первым входом первого блока коммутации, второй вход которого подключен к выходу генератора, третий вход соединен с вторым выходом первого ждущего мультивибратора, а четвертый вход подключен к выходу одиннадцатого элемента коммутации, выходы третьей и четвертой группы элементов коммутации подключены соответственно к входам данных второго и первого блока запоминающего устройства, причем второй вход и второй выход блока управления соединены соответственно с вторым входом элемента И - НЕ и выходом второго регистра.