Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ПРОСТРАНСТВЕННОЙ КОММУТАЦИИ ШИРОКОПОЛОСНЫХ СИГНАЛОВ
УСТРОЙСТВО ПРОСТРАНСТВЕННОЙ КОММУТАЦИИ ШИРОКОПОЛОСНЫХ СИГНАЛОВ

УСТРОЙСТВО ПРОСТРАНСТВЕННОЙ КОММУТАЦИИ ШИРОКОПОЛОСНЫХ СИГНАЛОВ

Патент Российской Федерации
Суть изобретения: Изобретение относится к технике связи. Цель - повышение развязки коммутируемых линий. Устройство содержит два дешифратора 1 и 2, коммутационную матрицу 3, каждый элемент связи 4 которой содержит блок 5 памяти, трехстабильный ключ 6, логический элемент И - НЕ 7 и логический элемент ИЛИ - НЕ 8. Дешифраторы 1 и 2 выдают управляющие сигналы в линию, соответсвующую определенному адресу элемента и связи, в котором активизируется блок 5, и элемент 4 связи становиться проводящим. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2011304
Класс(ы) патента: H04M3/00
Номер заявки: 4028399/09
Дата подачи заявки: 28.10.1986
Дата публикации: 15.04.1994
Заявитель(и): Сименс АГ (DE)
Автор(ы): Рюдигер Хофманн[DE]
Патентообладатель(и): Сименс АГ (DE)
Описание изобретения: Изобретение относится к технике связи, конкретнее к устройствам коммутации, и может быть использовано в многоканальных системах связи.
Цель изобретения - повышение развязки коммутируемых линий.
На чертеже представлена структурная электрическая схема устройства пространственной коммутации широкополосных сигналов.
Устройство содержит первый и второй дешифраторы 1 и 2 и коммутационную матрицу 3, каждый элемент 4 связи которой содержит блок 5 памяти, трехстабильный ключ 6, логический элемент И-НЕ 7 и логический элемент ИЛИ-НЕ 8.
Устройство пространственной коммутации широкополосных сигналов работает следующим образом.
В оба управляющих дешифратора 1 и 2 может поступать по входным линиям ах, аy адрес строк элементов 4 связи или столбцов элементов 4 связи, общий для ряда матрицы 3 (строка или столбец) из точек связи, а по входным линиям сх, сy может поступать адресный тактовый сигнал, на основе которого они своевременно выдает управляющий сигнал в управляющую линию, соответствующую определенному адресу ряда элементов 4 связи.
Встреча управляющего сигнала строк и управляющего сигнала столбцов в точке пересечения соответствующей строки коммутационной матрицы 3 с соответствующим столбцом коммутационной матрицы 3 при установлении соответствующего соединения вызывает в таком случае активацию находящегося там удерживающего блока 5 памяти, например, блока 5 памяти Нij, что имеет своим следствием то, что становится проводящим элемент 4 связи, например, элемент 4 связи Кij управляемый соответствующим блоком 5 памяти (Нij).
С тем, чтобы при установлении соответствующего соединения снова стал запертым рассмотренный в примере элемент 4 связи Кij, достаточно чтобы дешифратор 2 столбцов DY выдал через свою управляющую линию Yj соответствующий управляющий сигнал столбцов без выдачи управляющего сигнала дешифратором 1 строк DX по своей управляющей линии строк хi; управляющий сигнал, появляющийся на синхронизирующем входе С блока 5 памяти Нij, относящемуся к элементу 4 связи КРij, вызывает в таком случае обратную установку блока 5 памяти Нij, что имеет своим следствием то, что запирается управляемый с ее помощью элемент 4 связи Кij.
Отдельные блоки 5 памяти . . . Нij. . . могут выдавать соответственно на одном своем выходе S'/UDD-/ сигнал, соответствующий потенциалу питания UDD интегральной схемы на КМОП-транзистора, или /USS-/ сигнал, соответствующий другому потенциалу питания USS /потенциал корпуса интегральной схемы на КМОП-транзисторах, а на своем другом выходе S''-соответственно другой (USS или UDD-/ сигнал.
Если в блоке 5 памяти Нij на управляющий вход S' элемента 4 связи Кij подключается потенциал USS, а на управляющий вход S потенциал UDD, то элемент 4 связи Кij оказывается в состоянии проключения; проявляющиеся на входе еj цифровые сигналы поступают тем самым, будучи усиленными в двухтактной выходной схеме на КМОП-транзисторах Трg, Тng, на выход аi, причем посредством элемента 4 связи Кij одновременно подавляется обратное действие выхода аi на вход еj.
Если в блоке 5 памяти Нij на управляющий вход S элемент 4 связи Кij подключается потенциал UDD, а на управляющий вход S''- потенциал USS, то элемент 4 связи Kij оказывается в своем состоянии запирания (с тремя состояниями), так что на выход аi не поступают никакие сигналы, появляющиеся на входе ej. При этом находящиеся в состоянии запирания элементы 4 КР11. . КРij. . . КРmn одновременно подавляют также и эффекты перекрестных помех между выходными линиями а1. . . аi. . . am и входными линиями е1. . . еj. . . еn через запертые точки связи устройства пространственной связи.
(56) ISS 84 Conferens Pepers 31 с 3 фиг. 14, 1984 г.
Формула изобретения: УСТРОЙСТВО ПРОСТРАНСТВЕННОЙ КОММУТАЦИИ ШИРОКОПОЛОСНЫХ СИГНАЛОВ, содержащее коммутационную матрицу, каждый элемент связи которой состоит из трехстабильного ключа, выполненного на КМОП-транзисторах с каналами p- и n-типа, стоки которых объединены, блоки памяти, прямые и инверсные выходы которых подключены к управляющим входам элементов связи, и дешифраторы, соответствующие выходы которых подключены к входам блоков памяти, отличающееся тем, что, с целью повышения развязки коммутируемых линий, в каждый элемент связи введены логические элементы И - НЕ и ИЛИ - НЕ, входы которых являются соответствующими входами элементов связи, а выходы логических элементов И - НЕ и ИЛИ - НЕ подключены к затворам КМОП-транзисторов с каналами p- и n-типа ключа, при этом логический элемент ИЛИ - НЕ выполнен на двух КМОП-транзисторах с каналами p-типа и двух КМОП-транзисторах с каналами n-типа, логический элемент И - НЕ выполнен на двух КМОП-транзисторах с каналами p-типа и двух КМОП-транзисторах с каналами n-типа, причем истоки соответствующих КМОП-транзисторов с каналами p- и n-типа логических элементов И - НЕ, ИЛИ - НЕ и трехстабильного ключа соединены с источником питания затворы соответствующих КМОП-транзисторов с каналами p- и n-типа логического элемента ИЛИ - НЕ являются первым управляющим входом элемента связи, вторым управляющим входом которого являются затворы соответствующих КМОП-транзисторов с каналами p- и n-типа логического элемента И - НЕ.