Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФАЗОВОГО СДВИГА ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФАЗОВОГО СДВИГА ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФАЗОВОГО СДВИГА ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

Патент Российской Федерации
Суть изобретения: Использование: в технике передачи данных при синтезе дискретных линий задержки в устройствах передачи данных, использующих ряд псевдослучайных последовательностей (ПСП), сложенных по модулю два. Сущность изобретения: устройство для определения фазового сдвига ПСП содержит регистры сдвига 1,2, блок регистрации 3, мультиплексоры 4,5, триггер 6, дешифратор 7, блоки сумматоров 8,9, элемент И 10, счетчик 11, элементы ИЛИ 12, 14, счетчик 13, обратного счета. Цель изобретения - расширение функциональных возможностей путем определения фазового сдвига ПСП, не соответствующей закону формирования передаваемой ПСП. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2013016
Класс(ы) патента: H04L7/08
Номер заявки: 4914048/09
Дата подачи заявки: 09.01.1991
Дата публикации: 15.05.1994
Заявитель(и): Предприятие "Дальняя связь"
Автор(ы): Вертлиб М.Я.; Гордон Ф.Г.
Патентообладатель(и): Предприятие "Дальняя связь"
Описание изобретения: Устройство для определения фазовых сдвигов псевдослучайных последовательностей (ПСП) относится к передаче данных и может быть использовано при синтезе дискретных линий задержки в устройствах передачи данных, использующих ряд ПСП, сложенных по модулю два.
Устройство позволяет определить фазовый сдвиг, получаемый при прохождении ПСП через регистр сдвига с разомкнутой логической обратной связью (ЛОС), не соответствующей закону формирования данной ПСП.
Знание величины фазового сдвига необходимо например, при передаче информации, сложенной по модулю два с рядом ПСП на передаче и выделения информации на приеме путем отделения информации от ПСП.
Известно устройство по "Ceneration of delayed replaces of maximal leneth binary seguences", Electronics Record, 1964, NТ-6, в котором описывается принцип синтеза дискретных линий задержки на заданную величину с помощью операторов сдвига.
Недостатком устройства является то, что по заданной линии задержки нельзя определить величину фазового сдвига, вносимого ей при прохождении через нее ПСП.
Известно устройство по а. с. СССР N 703828 "Анализатор кодов", содержащее первый и второй датчики кодов, два дешифратора, датчик интервалов измерений, сумматор по модулю два, блок управления, ключ, блок регистрации, элемент НЕ, два триггера, элемент И и переключатель режима работы.
Устройство позволяет определить кодовое расстояние между двумя автономно работающими датчиками ПСП кратного или некратного периода.
Недостатком устройства является то, что оно не позволяет определить величину фазового сдвига, возникающего при прохождении ПСП через регистр с разомкнутой ЛОС.
Известно устройство по а. с. СССР N 521663 "Устройство для определения фазы псевдослучайной последовательности", содержащее генератор тактов, коррелятор, пороговый блок, стробирующий блок, коммутатор, блок вентилей коммутации, блок реверсивных счетчиков, блок вентилей переписи, генератор ПСП, вспомогательный генератор ПСП, блок весовых коэффициентов, буферный регистр, блок вентилей считывания и сумматор.
Устройство обеспечивает фазирование ПСП на приеме в условиях сильных помех, т. е. подтверждает наличие нулевого фазового сдвига при одинаковых регистрах с ЛОС на передаче и приеме.
Недостатком устройства является то, что оно не позволяет определить величину фазового сдвига, возникающего при прохождении ПСП через регистр с ЛОС, не соответствующий закону формирования ПСП на передаче.
Прототипом устройства является "Устройство телекодового контроля", содержащее на центральном пункте датчик ПСП и последовательно соединенные приемник кода, вход которого подключен к выходу обратного канала, блок управления, первый, второй и третий выходы блока управления подключены соответственно к управляющему входу блока регулируемой задержки и к первым входам первого и второго элементов И, вторые входы которых соединены соответственно с выходом и сигнальным входом блока регулируемой задержки, сигнальный вход которого соединен также с выходом датчика ПСП, выходы первого и второго элементов И подключены соответственно к первому и второму входу элемента ИЛИ, выход которого подключен к входу прямого канала, а на периферийном пункте - соединенный с выходом канала датчик ПСП, первый выход и первый и второй управляющие входы которого соединены соответственно с первым входом и первым и вторым выходами блока управления, выход канала через сумматор подключен к второму входу блока управления, третий выход которого подключен к объединенным первым входам первого и второго элементов И, на вторые входы которых подан сигнал "состояние", третий вход первого элемента И соединен с другим входом сумматора, выходом элемента задержки, вход которого соединен с вторым выходом датчика ПСП и входом инвертора, выход которого подключен к третьему входу второго элемента И, выход которого через элемент ИЛИ, второй вход которого соединен с выходом первого элемента И, подключен к входу обратного канала.
Устройство позволяет определить, соответствует ли задержка - фазовый сдвиг между передаваемыми поочередную двумя ПСП, соответствующими одному и тому же закону формирования, заданной величине, т. е. определить одно значение фазового сдвига, на который настроено заранее данное приемное устройство.
Недостатком прототипа является невозможность определения фазового сдвига ПСП, не соответствующей закону формирования передаваемой ПСП.
Целью устройства является расширение функциональных возможностей путем определения фазового сдвига ПСП, не соответствующей закону формирования передаваемой ПСП.
Цель достигается тем, что в устройство введены счетчик обратного счета, триггер, элемент И, элемент ИЛИ, мультиплексоры и блок регистрации, при этом выходы первого регистра сдвига через первый мультиплексор, вход которого является входом первого сигнала установки обратной связи, соединены с соответствующими входами первого блока сумматора, выход которого соединен с первым входом второго сумматора, к другим входам которого подключены соответствующие выходы второго регистра сдвига через второй мультиплексор, вход управления которого является входом второго сигнала установки обратной связи, выход второго блока сумматоров через первый элемент ИЛИ соединен со входом записи счетчика обратного счета, выход которого через второй элемент ИЛИ соединен с первым входом триггера, выход которого через элемент И соединен со входом блока регистрации со входами продвижения первого и второго регистров сдвига и со сходом счетчика обратного счета, причем входы "запись" первого и второго регистров сдвига и вторые входы первого элемента ИЛИ и триггера соединены между собой и являются входом сигнала записи устройства, входом сигнала тактовой частоты которого является второй вход элемента И, а входом сигнала сброса устройства является соединенные между собой вход сброса блока регистрации и второй вход второго элемента ИЛИ, а входом записи числа устройства является установочный вход счетчика обратного счета, входы установки всех разрядов второго регистра сдвига и первого разряда первого регистра сдвига соединены между собой и являются входом единичного потенциала устройства, входом нулевого потенциала которого являются соединенные между собой входы установки других разрядов первого регистра сдвига.
На чертеже приведена схема устройства, где 1, 2 - регистр сдвига, 3 - блок регистрации, 4, 5 - мультиплексор, 6 - триггер, 7 - дешифратор, 8, 9 - блоки сумматоров, 10 - элемент И, 11 - счетчик, 12, 1? 4 - элемент ИЛИ, 13 - счетчик обратного счета, 15 - вход сигнала записи устройства, 16, 17 - сигнал установки обратной связи, 18 - вход сигнала тактовой частоты, 19 - вход записи числа, 20 - вход сигнала сброса, 21 - блок индикаторов.
Устройство содержит два регистра сдвига 1, 2, два блока сумматоров 8, 9, два мультиплексора 4, 5, счетчик обратного счета 13, триггер 6, элемент И 10, элементы ИЛИ 12, 14 и блок регистрации3, при этом выходы первого регистра сдвига 1 через первый мультиплексор 4, вход которого является входом первого сигнала установки обратной связи 16, соединены с соответствующими входами первого блока сумматоров 8, выход которого соединен с информационными входами первого 1 и второго 2 регистров сдвига и входом второго блока сумматоров 9, к другим входам которого подключены соответствующие выходы второго регистра сдвига 2 через второй мультиплексор 5, вход управления которого является входом второго сигнала установки обратной связи 17, выход второго блока сумматоров 9 через первый элемент ИЛИ 12 соединен со входом записи счетчика обратного счета 13, выход которого через второй элемент ИЛИ 14 соединен с первым входом триггера 6, выход которого через элемент И 10 соединен со входом блока регистрации 3, со входом продвижения первого 1 и второго 2 регистров сдвига и со входом счетчика обратного счета 13, причем входы запись первого 1 и второго 2 регистров сдвига и вторые входы первого элемента ИЛИ 12 и триггера 6 соединены между собой и являются входом 15 сигнала записи устройства, входом 18 сигнала тактовой частоты которого является второй вход элемента И 10, а входом 20 сигнала сброса устройства является соединенные между собой вход сброса блока регистрации 3 и второй вход второго элемента ИЛИ 14, а входом 19 записи числа устройства является установочный вход счетчика обратного счета 13, входы установки всех разрядов второго регистра сдвига 2 и первого разряда первого регистра сдвига 1 соединены между собой и являются входом единичного потенциала устройства, входом нулевого потенциала которого являются соединенные между собой установки других разрядов первого регистра сдвига 1.
Блок регистрации 3 содержит счетчик 11, выходы которого через дешифратор 7 соединены с блоком индикации 21.
Устройство работает следующим образом. При включении сигналом со входа 20 сигнала сброса триггер 6 и счетчик 11 устанавливаются в состоянии "0".
На вход 19 записи числа поступает число, равное (n-1), где n - число разрядов регистра, формирующего ПСП, т. е. (n-1) - максимальное количество нулей в формируемой ПСП.
На входы сигналов установки обратной связи 16 и 17 поступают сигналы, по которым в блоке сумматоров 8 через мультиплексор 4 устанавливаются обратные связи, определяющие характер генерируемой ПСП, а в блоке сумматоров 9 через мультиплексор 5 устанавливаются связи вычитающего регистра с разомкнутой ЛОС, через который проходит генерируемая ПСП.
При поступлении сигнала на вход сигнала записи устройства 15 в первый регистр сдвига 1 записывается комбинация , в регистр сдвига 2 - комбинация , а в счетчик обратного счета 13 - число (n-1), где n и n1 - число разрядов соответственно регистра сдвига 1 и 2.
Одновременно триггер 6 переводится в состояние 1, и на входы продвижения регистров сдвига 1 и 2, входы счетчика обратного счета 13 и счетчика 11 блока регистрации 3 поступает тактовая частота со входа тактовой частоты 18.
Начальная запись в регистр сдвига 2 комбинации из всех"1" необходима для того, чтобы обнуленный до включения регистр сдвига 2 не позволил счетчику обратного счета 13 насчитать (n-1) нулей до заполнения регистра 2 поступающей на его вход ПСП.
В дальнейшем, при поступлении ПСП на вход регистра сдвига 2, он заполняется поступающей ПСП.
Тактовой частотой, поступающей со входа тактовой частоты 18 продвигается регистр сдвига 1, который с блоком сумматоров 8 и мультиплексором 4 образуют датчик ПСП.
Одновременно ПСП поступает в регистр сдвига 2, и в блок сумматоров 9, в котором формируется ЛОС и проходит в одном из сумматоров блока сумматоров 9 сравнение информации на выходе ЛОС с входной информацией.
С выхода этого сумматора, т. е. с выхода блока сумматоров 9 через элемент ИЛИ 12 каждой единицей устанавливается счетчик обратного счета 13 в состояние (n-1), соответствующее максимальному количеству нулей в ПСП, формируемой n-разрядным регистром сдвига 1, и поступающим по входу записи числа 19.
Одновременно счетчик 11 блока регистрации 3 начинает считать импульсы тактовой частоты, а счетчик обратного счета 13 - количество нулей, которые появляются на выходе блока сумматоров 9, т. е. осуществляет поиск стаpтовой комбинации.
Так как каждой единицей с выхода блока сумматоров 9 через элемент ИЛИ 12 в счетчик обратного счета 13 записывается число (n-1), то счетчик обратного счета 13 считает фактически количество подряд следующих нулей.
Если число подряд следующих нулей на выходе блока сумматоров 9 станет равным (n-1), счетчик обратного счета 13 обнуляется и формирует сигнал, которым триггер 6 переводится в состояние "0", а блок регистрации 3, содержащий блок индикаторов 21, подключенный через дешифратор 7 к счетчику 11, отображает величину задержки ПСП на выходе блока сумматоров 9 относительно фазы ПСП, поступающей на вход регистра сдвига 2.
Формула изобретения: УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФАЗОВОГО СДВИГА ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащее первый блок сумматоров, выход которого соединен с первым входом первого регистра сдвига и второго регистра сдвига, а также второй блок сумматоров, отличающееся тем, что, с целью расширения функциональных возможностей путем определения фазового сдвига псевдослучайной последовательности (ПСП), не соответствующей закону формирования передаваемой ПСП, введены счетчик обратного счета, триггер, элемент И, элементы ИЛИ, мультиплексоры и блок регистрации, при этом выходы первого регистра сдвига через первый мультиплексор, вход которого является входом первого сигнала установки обратной связи, соединены с соответствующими входами первого блока сумматоров, выход которого соединен с первым входом второго сумматора, к другим входам которого подключены соответствующие выходы второго регистра сдвига через второй мультиплексор, вход управления которого является входом второго сигнала установки обратной связи, выход второго блока сумматоров через первый элемент ИЛИ соединен с входом записи счетчика обратного счета, выход которого через второй элемент ИЛИ соединен с первым входом триггера, выход которого через элемент И соединен с входом блока регистрации, с входами продвижения первого и второго регистров сдвига и с входом счетчика обратного счета, причем входы "Запись" первого и второго регистров сдвига и вторые входы первого элемента ИЛИ и триггера соединены между собой и являются входом сигнала записи устройства, входом сигнала тактовой частоты которого является второй вход элемента И, а входом сигнала сброса устройства является соединенные между собой вход сброса блока регистрации и второй вход второго элемента ИЛИ, а входом записи числа устройства является установочный вход счетчика обратного счета, входы установки всех разрядов второго регистра сдвига и первого разряда первого регистра сдвига соединены между собой и являются входом единичного потенциала устройства, входом нулевого потенциала которого являются соединенные между собой входы установки других разрядов первого регистра сдвига.