Главная страница  |  Описание сайта  |  Контакты
СУММАТОР ПО МОДУЛЮ ТРИ
СУММАТОР ПО МОДУЛЮ ТРИ

СУММАТОР ПО МОДУЛЮ ТРИ

Патент Российской Федерации
Суть изобретения: Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Сумматор содержит два элемента равнозначности, два элемента сложения по модулю два, входы старшего и младшего разрядов первого операнда, входы старшего и младшего разрядов второго операнда, выходы старшего и младшего разрядов результата. На входы сумматора поступают старший x1 и младший x2 разряды первого операнда X= 2x1+x2, старший y1 и младший y2 разряды второго операнда Y=2y1+y2, где xi∈ {0, 1} , ∈ , i=1,2 и X e {0, 1, 2, 3}, Y yi∈ {0, 1} {0, 1, 2, 3}. На выходах сумматора формируется двухразрядный двоичный код результата R=2r1+r2 операции сложения двух чисел X и Y по модулю три, ri∈ {0, 1} , i=1,2 и R ∈ { 0, 1, 2, 3}. Достоинством сумматора является простая конструкция и высокое быстродействие. 1 табл., 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2018927
Класс(ы) патента: G06F7/49
Номер заявки: 5042481/24
Дата подачи заявки: 18.05.1992
Дата публикации: 30.08.1994
Заявитель(и): Авгуль Л.Б.; Супрун В.П.
Автор(ы): Авгуль Л.Б.; Супрун В.П.
Патентообладатель(и): Авгуль Леонид Болеславович
Описание изобретения: Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов.
Известен сумматор по модулю три двух приведенных операндов, содержащий шесть элементов И, два элемента ИЛИ, два элемента ИЛИ-НЕ и два элемента сложения по модулю два [1].
Недостатками сумматора являются невозможность выполнения операции сложения по модулю три полных операндов и высокая конструктивная сложность (по числу входов логических элементов).
Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является сумматор по модулю три двух полных двухразрядных операндов, который содержит восемь элементов И, два элемента ИЛИ, два элемента ИЛИ-НЕ и два элемента сложения по модулю два [2].
Недостатками известного сумматора по модулю три являются высокая конструктивная сложность и низкое быстродействие.
На чертеже представлена схема предлагаемого сумматора по модулю три.
Сумматор содержит два элемента 1 и 2 равнозначности, два элемент 3 и 4 сложения по модулю два, входы старшего 5 и младшего 6 разрядов первого операнда, входы старшего 7 и младшего 8 разрядов второго операнда, выходы старшего 9 и младшего 10 разрядов результата.
В сумматоре i-й (i = 1, 2) вход первого элемента 4 сложения по модулю два соединен с входом i-го разряда первого операнда. Первый вход второго операнда соединен с первым входом второго элемента 3 сложения по модулю два. Инверсный вход i-го элемента равнозначности соединен с входом 5 первого разряда первого операнда. Второй вход i-го операнда соединен с i-м прямым входом первого элемента 2 равнозначности и i-м прямым входом второго элемента 1 равнозначности. Первый вход 7 второго операнда соединен с третьим входом первого элемента 4 сложения по модулю два и третьим прямым входом первого элемента 2 равнозначности. Выход первого элемента 2 равнозначности соединен с четвертым входом первого элемента 4 сложения по модулю два. Выход второго элемента 1 равнозначности соединен с вторым входом второго элемента 3 сложения по модулю два. Выход i-го элемента сложения по модулю два соединен с i-м выходом сумматора.
Сумматор по модулю три работает следующим образом.
На входы 5 и 6 сумматора поступают соответственно старший х1 и младший х2 разряды первого операнда Х = 2х1 + х2, на входы 7 и 8 сумматора - соответственно старший y1 и младший y2 разряды второго операнда Y = 2y1 + y2, где xi ∈ {0,1}, yi ∈ {0,1}, i = 1, 2 и X ∈ {0, 1, 2, 3}, Y ∈ {0, 1, 2, 3}. На выходах 9 и 10 формируется двухразрядный двоичный код результата R = 2r1 + r2 операции сложения двух чисел Х и Y по модулю три, ri ∈ {0,1}, i = 1,2 и R ∈ {0, 1, 2, 3}, причем на выходе 9 реализуется старший разряд r1, а на выходе 10 - младший разряд r2 результата R.
Работа заявляемого сумматора по модулю три описывается следующими соотношениями:
r1=y1⊕R(, x2, y2);;
r2= x1⊕x2⊕y2⊕R(, x2, y1, y2),, где где R(, x2, y2)= x2 y2 v x1 ,,
R(, x2, y1, y2)= x2 y1 y2 v x1 - функции, реализуемые соответственно элементами 1 и 2 равнозначности.
В таблице приведены значения реализуемых сумматором функций ri = ri(x1, x2, y1, y2), i = 1, 2.
Отметим, что на некоторых наборах входных переменных (см. таблицу) на выходах сумматора разряды результата принимают значения r1 = r2 = 1. Это допустимо, поскольку 00mod3 = 11mod3, и на входы сумматора подаются полные операнды. Такой подход позволил значительно упростить конструкцию сумматора.
Достоинством заявляемого сумматора является простая конструкция и высокое быстродействие. Так, сложность (по числу входов логических элементов) предлагаемого сумматора равна 13, сложность прототипа равна 30. Быстродействие, определяемое глубиной схемы, заявляемого сумматора равно 2t, где t - задержка на вентиль. Быстродействие прототипа равно 3t.
Формула изобретения: СУММАТОР ПО МОДУЛЮ ТРИ, содержащий два элемента сложения по модулю два, i-й (i=1,2) вход первого из которых соединен с входом i-го разряда первого операнда, первый вход второго операнда соединен с первым входом второго элемента сложения по модулю два, отличающийся тем, что содержит два элемента равнозначности, инверсный вход i-го из которых соединен с входом первого разряда первого операнда, второй вход i-го операнда соединен с i-м прямым входом второго элемента равнозначности и i-м прямым входом второго элемента равнозначности, первый вход второго операнда соединен с третьим входом первого элемента равнозначности, второй вход второго операнда соединен с третьим входом первого элемента сложения по модулю два, четвертый вход которого соединен с выходом первого элемента равнозначности, выход второго элемента равнозначности соединен с вторым входом второго элемента сложения по модулю два, выход i-го элемента сложения по модулю два соединен с i-м выходом сумматора.