Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ
УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ

УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ

Патент Российской Федерации
Суть изобретения: Изобретение относится к технике приема и коммутации информации и может быть использовано в многоканальных системах телеизмерений с передачей сигналов в импульсной форме с применением импульсного кода. Целью изобретения является повышение информационной емкости устройства за счет кодирования адресов датчиков сериями чередующихся фронтов. В устройство введены шифратор логической единицы, регистр сдвига, последовательно соединенные шифратор логического нуля, элемент ИЛИ, выход которого подключен к вторым входам группы из n элементов И, выходы которых через группу из n буферных элементов подсоединены к адаптерам "линия - параметр", и последовательно включенные триггер, дешифратор и пороговый элемент, при этом шина импульсов частоты заполнения через элемент И и счетчик подключена к первому входу триггера, шина тактовых импульсов соединена с первым входом регистра сдвига, вторым входом счетчика и через триггер с вторым входом элемента И, выход которого подключен к второму входу регистра сдвига, входу шифратора логического нуля и первому входу элемента И, второй вход которого соединен с выходом регистра сдвига, а выход через шифратор подключен к второму входу элемента ИЛИ, выходы буферных элементов через элемент ИЛИ подсоединены к второму входу дешифратора, второй вход порогового элемента подключен к задающему входу устройства, а второй выход распределителя к третьему входу регистра сдвига. Каждый адаптер "линия - параметр" содержит формирователь длительности импульсов, логический дешифратор, регистр сдвига, блок сравнения, формирователь параметра, буферный элемент и счетчик. В устройстве за счет введения кодового разделения принимаемых комбинаций увеличивается количество объектов приема и передачи информации. 1 з.п. ф-лы, 8 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2018970
Класс(ы) патента: G08C19/28, G08C15/06
Номер заявки: 4935919/24
Дата подачи заявки: 05.05.1991
Дата публикации: 30.08.1994
Заявитель(и): Просвирнин Сергей Валентинович
Автор(ы): Просвирнин Сергей Валентинович
Патентообладатель(и): Просвирнин Сергей Валентинович
Описание изобретения: Изобретение относится к технике приема и коммутации информации и может быть использовано в многоканальных системах телеизмерений с передачей сигналов в импульсной форме с применением импульсного кода.
Известно устройство для приема информации, содержащее дешифратор, распределитель, регистр и элементы индикации. Недостатком устройства является низкая информационная емкость.
Устройство для приема информации является наиболее близким по технической сущности к данному устройству.
Устройство-прототип содержит два элемента И, распределитель импульсов, счетчик, две группы элементов И, исполнительные блоки, элемент ИЛИ, информационную шину, шину тактовых импульсов и шину импульсов частоты заполнения со связями.
Устройство-прототип работает следующим образом.
В исходном состоянии с управляющих выходов исполнительных блоков на соответствующие входы первого элемента И подаются уровни, разрешающие прохождение тактовых импульсов. При поступлении первого тактового импульса обнуляется счетчик, а на втором выходе распределителя установится первый код, который поступает на вторую группу элементов И. Одновременно с первого выхода распределителя на первый вход второго элемента И поступает уровень, разрешающий прием информации, поступающей на его другой вход в виде уровня (высокий, низкий), напряжения. При наличии информации о событии высокий уровень с выхода элемента И через элемент ИЛИ поступает на управляющий вход счетчика и разрешает счет импульсов частоты заполнения. До прихода следующего тактового импульса счетчик устанавливается в состояние, при котором высокий потенциал с выхода всех его разрядов через второй элемент И поступает на вторые входы элементов И второй группы, разрешая прохождение кода на входы исполнительных блоков. Код принимается теми блоками, которым он предназначен, после чего на соответствующие входы первого элемента И выдается низкий уровень, запрещающий прохождение импульсов тактовой частоты на вход распределителя до окончания обработки задачи. По окончании выполнения задачи вновь выдается высокий потенциал, разрешающий прохождение тактовых импульсов через первый элемент И на вход распределителя. При поступлении очередного тактового импульса устройство повторяет вышеописанный цикл работы.
Как видно из описания схемы и работы устройства-прототипа, оно осуществляет прием информации от датчиков, обеспечивая при этом возможность определения сработавшего датчика (его "адрес"). Однако в устройстве-прототипе к каждому датчику идет отдельная линия связи, что существенно снижает максимально допустимое количество подключаемых датчиков, т.е. ограничивает информационную емкость устройства. Попытка подключить к одной линии связи несколько датчиков приводит к потере избирательности устройства-прототипа (т. е. невозможности определения адреса сработавшего датчика), а увеличение количества линий связи (в современных комплексах может быть свыше тысячи обслуживаемых датчиков) ведет к увеличению сложности, весогабаритных характеристик, цены и т.д.
Данное устройство позволяет подключить на каждую линию связи несколько датчиков, сохраняя при этом возможность определения адреса сработавшего датчика.
Целью изобретения является повышение информационной емкости устройства за счет кодирования адресов датчиков сериями чередующихся фронтов.
Сущность изобретения будет понятна из описания примера схемного исполнения и работы устройства для приема информации.
На фиг.1 показана функциональная схема устройства; на фиг.2 - функциональная схема адаптера "линия-параметр"; на фиг.3 - пример выполнения распределителя импульсов; на фиг.4 - пример выполнения дешифратора; на фиг.5 - пример выполнения шифратора (логической "1" или логического "0"); на фиг.6 - пример выполнения логического дешифратора; на фиг.7 - пример выполнения формирователя параметра; на фиг.8 - временные диаграммы, поясняющие работу устройства.
Устройство содержит распределитель 1, группу из n элементов И21... 2n, группы из n буферных элементов 31...3n, адаптеры "линия-параметр" 411... 4nk, второй элемент ИЛИ 5, шину 6 импульсов частоты заполнения, второй элемент И7, счетчик 8, триггер 9, дешифратор 10, пороговый элемент 11, шину 12 тактовых импульсов, регистр 13 сдвига, первый элемент И 14, шифратор 15 логической единицы, первый элемент ИЛИ 16, шифратор 17 логического нуля, задающий вход 18.
Адаптер "линия-параметр" содержит (см.фиг.2) первый формирователь 19 длительности импульсов, логический дешифратор 20, регистр 21 сдвига, блок 22 сравнения, формирователь 23 параметра и буферный элемент 24, второй формирователь 25 длительности импульсов, счетчик 26.
Распределитель 1 "выбирает" опрашиваемую линию и задает адрес опрашиваемого датчика в этой линии. Распределитель 1 с естественным порядком нарастания адресов (т. е. подряд) может содержать счетчик и дешифратор, а на фиг. 3 - пример выполнения распределителя со счетчиком 27, когда адреса датчиков формируются в соответствии с программой, считываемой из постоянного запоминающего устройства 28 (ПЗУ). Варьируя программу ПЗУ, можно "перебирать" адреса в произвольном порядке, организовывать многократные запросы одних и тех же адресов (например, для повышения достоверности принимаемой информации) и т.д. Порядок опроса может зависеть также от тактико-технических требований к обслуживаемой системе (одни датчики надо опрашивать чаще, другие - реже и т.д.), на выходе распределителя 1 установлен дешифратор 29.
Группа из n элементов U21...2n осуществляет подключение выбранного распределителя 1 линии связи.
Буферные элементы 32...3n служат для развязки и умощнения сигналов.
Адаптеры "линия-параметр" 411...4nk служат для приема адреса из линии и выдачи обратно в линию сигнала, кодирующего значение параметра датчика (давление, температуру, освещенность, наличие дыма, газов и т.д).
Элемент ИЛИ 5 смешивает сигналы ответов от датчиков.
По шине 6 поступают импульсы частоты заполнения, которые участвуют в формировании кода адреса.
Элемент И 7, счетчик 8 и триггер 9 служат для формирования пачки из заданного количества импульсов частоты заполнения.
Дешифратор 10 преобразовывает закодированное значение параметра в число. Может быть выполнен в виде преобразователя "время-код". Пример выполнения приведен на фиг.4, где показаны инвертор 30, элемент И 31, генератор 32, счетчик 33.
Пороговый элемент 11 фиксирует превышение значения параметром установленного порога. Выходной сигнал используется для включения сигнализации, систем оповещения, исполнительных устройств и т.д.
По шине 12 поступают тактовые импульсы, по которым меняется код адреса запрашиваемого датчика.
Регистр 13 сдвига преобразовывает параллельный код адреса датчика, поступающего от распределителя 1, в последовательный.
Элемент И 14 выделяет логические единицы в коде адреса датчика.
Шифраторы 15 и 17 кодируют биты в адресе датчика, например, сериями чередующихся фронтов (см. фиг. 5) и могут быть выполнены на элементе 34 задержки и элементе ИЛИ 35, при такой кодировке логический нуль и логическая единица могут отличаться количеством фронтов в серии. Например, "0" - две пары фронтов (два импульса), "1" - четыре пары (четыре импульса). Биты в коде адреса датчика можно кодировать другими способами, например, различными длительностями и т.п.
Элемент ИЛИ 16 смешивает закодированные порознь биты ("0" и "1") и выдает их на вторые входы элементов И21...2n.
На задающий вход 18 установки порога подается код порогового значения параметра, повышение которого идентифицируется как срабатывание датчика.
Формирователь 19 длительности импульсов служит для формирования временного интервала, в течение которого анализируется линия связи.
Логический дешифратор 20 дешифрирует поступающие серии импульсов, выделяя из них логические единицы (фиг.6), и выполнен на счетчике 36 и дешифраторе 37.
Регистр 21 сдвига записывает расшифрованный адрес путем последовательного сдвига.
Блок 22 сравнения выдает сигнал "1" в случаях, если расшифрованный адрес от регистра 21 сдвига совпадает с установленным кодом, который является адресом адаптера в группе.
Формирователь 23 параметра служит для кодирования сигнала от датчика путем его преобразования. Может быть выполнен, например, в виде преобразователя "код-время", "напряжение-время" и т.д. На фиг.7 для простоты рассмотрения приведен пример исполнения для датчика типа "да-нет" ("сработал - не сработал"), где 38, 39 - формирователи, элемент И 40, элемент ИЛИ 41.
Буферный элемент 24 адаптера служит для развязки выхода адаптера "линия-параметр" с линией связи.
Формирователь 25 длительности импульсов управляет работой счетчика 26.
Счетчик 26 выдает разрешение на работу блоку 22 сравнения после прихода последнего бита в коде адреса.
На входах второй группы блока 22 сравнения устанавливается код адреса датчика.
Устройство работает следующим образом.
Тактовый импульс, поступающий по шине 12 (см.фиг.8а), срабатывает счетчик 8 в нулевое состояние (фиг.8в) и устанавливает триггер 9 в состояние логической единицы (фиг.8г).
Тактовые импульсы поступают также в распределитель 1, на счетный вход счетчика, младшие разряды которого соединены с третьим входом (входом параллельной записи) регистра 13 сдвига. Старшие разряды счетчика в распределителе 1 управляют работой дешифратора распределителя, который в свою очередь выдает разрешающий сигнал на элемент И2j 1≅j≅n из группы элементов И21. ...И2n. Таким образом, код старших разрядов счетчика в распределителе 1 определяет номер линии связи, в которую поступают зашифрованные адреса датчиков, а код младших разрядов определяет адрес датчика в этой линии связи.
Перебор адресов и линий связи может осуществляться в порядке естественного счета (подряд) или в произвольном порядке. В этом случае между счетчиком и дешифратором в распределителе 1 достаточно включить постоянное запоминающее устройство ПЗУ (см.фиг.3), в котором запрограммирован порядок формирования адресов, формируя адреса в заданном порядке, можно повысить достоверность принимаемой информации, например, путем многократного запроса и подтверждения факта срабатывания датчика, оптимизировать режим опроса (какие-то датчики спрашивать чаще, какие-то реже) в соответствии с тактико-техническими требованиями, предъявляемыми к обслуживаемой системе, и т.д.
После установки триггера 9 в состояние логической единицы элемент И 7 начинает пропускать импульсы частоты заполнения (Тсдв) с шины 6 (фиг.8 б, д). Счетчик 8, насчитав заданное количество импульсов, сигналом с выхода старшего разряда (фиг.8в) сбрасывает триггер в состояние логического нуля, и формирование пачки на выходе элемента И 7 заканчивается. Размеры пачки (количество импульсов в пачке), а следовательно, и разрядность кода адреса задаются коэффициентом пересчета счетчика 8. На фиг.8д изображена пачка из четырех импульсов. Сформированная пачка поступает на второй вход (вход синхронизации) регистра 13 сдвига и сдвигает записанную в него информацию (код адреса). С выхода регистра 13 сдвига код адреса в последовательном виде поступает на вход элемента И 14. Если в коде адреса присутствуют логические единицы (на фиг.8е, код первого адреса 0101, а код второго адреса 101), то синхронно с их появлением на вход шифратора логической единицы 15 будут поступать импульсы от элемента И 7. На вход шифратора 17 логического нуля всегда поступает пачка импульсов от элемента 47.
Шифраторы 15 и 17 выполнены по одинаковой схеме. Пример их выполнения приведен на фиг.5. Поступающие на вход шифратора импульсы задерживаются на многоотводной линии 34 задержки, выходные сигналы с которой смешиваются на элементе ИЛИ 35, при этом суммарное время задержки многоотводной линии задержки не должно превышать Тсдв (фиг.8б). Таким образом, одному (каждому) импульсу на входе шифратора будет соответствовать несколько импульсов на его выходе. Отличие шифратора логической единицы от шифратора логического нуля состоит в том, что "1" и "0" в коде адреса кодируются различными числами импульсов (т.е.различным количеством используемых отводов в многоотводной линии задержки, например двумя и четырьмя, фиг.8е).
Шифратор 17 формирует по каждому входному импульсу два выходных, а шифратор 15 - четыре выходных. На выходе элемента ИЛИ 16 сигналы для адреса 0101 (или 1010) имеют вид, изображенный на фиг.8е. Эти сигналы через открытый элемент И2j и буферный элемент 3j поступают на j-тую линию связи, т.е. на адаптеры 4j1...4jk.
Одновременно эти же импульсы поступают через элемент ИЛИ 16 на дешифратор 10 параметра, который будет заблокирован сигналом от триггера 9. Указанная блокировка может осуществляться, например (фиг.4), подачей сигнала от триггера 9 через инвертор на вход сброса в ноль (R) счетчика 33. При этом на выходе счетчика 33, а значит, и на выходе дешифратора параметра 10 будет "держаться" ноль несмотря на поступление сигналов на его счетный вход (С).
Во всех адаптерах "линия-параметр" 411...4nk (см.фиг.2) принимаемая последовательность импульсов (фиг. 8е) поступает на вход формирователя 19 импульсов по длительности (фиг. 8ж) и вход формирователя 25 длительности импульсов (фиг.8з). Длительность импульсов на выходе формирователя 19 должна быть больше длительности четырехимпульсной пачки от шифратора логической единицы 15 (перекрывать все четыре импульса, кодирующих сигнал логической единицы, в коде адреса, фиг.8е), но меньше Тсдв(фиг.8ж). Сигнал от формирователя 19 поступает на логический дешифратор 20, пример выполнения которого приведен на фиг.6.
Сигнал от формирователя 19 (фиг.8ж) поступает на вход сброса R счетчика 36, разрешает его работу в режиме счета. На счетный вход счетчика 36 поступают сигналы с линии связи (фиг.8е). Насчитанное счетчиком 36 число (2 - для "0" и 4 - для "1") поступает на вход дешифратора 37. При этом, если счетчик насчитал два импульса, сигнал "1" появится на втором выходе дешифратора 37, если четыре - на четвертом. Временная диаграмма на четвертом выходе дешифратора 37 приведена на фиг.8и. Четвертый выход дешифратора 37 подключен к информационному входу регистра 21 сдвига и по спаду импульса от формирователя 19 дешифрированный код адреса последовательно будет записываться в регистр 21 сдвига.
Если сигнал "1" в коде адреса будет кодироваться 5 (6 и т.д.) импульсами, то к входу регистра 21 сдвига следует подключать соответственно 5-й (6-й и т.д.) выход дешифратора 37.
Дешифрованный код адреса (0101 или 1010 для рассматриваемого случая) поступает на первый вход блока 22 сравнения, на втором входе которого установлен код адреса данного адаптера "линия-параметр" (т.е. код адреса датчика). Каждый адаптер "линия-параметр" (датчик) имеет свой адрес (на фиг.2 показана установка адреса 0101). При совпадении установленного кода с дешифрированным на регистре 21 сдвига и при наличии разрешающего сигнала на входе стробирования блока 22 сравнения на выходе блока появляется сигнал "1".
Разрешающий сигнал на входе стробирования блока 22 сравнения формируется счетчиком 26, который насчитывает количество битов в адресном слове (для рассматриваемого случая адрес является четырехразрядным, т.е. количество битов в адресном слове равно 4). По окончании четвертого импульса от формирователя 19 на выходе счетчика 26 появляется сигнал "1" (фиг.8к), который при условии совпадения кодов в регистре 21 сдвига и на второй группе входов блока 22 установки кода повторяется на выходе блока 22 сравнения (фиг.8л). На второй вход (вход сброса в ноль счетчика 26) поступает сигнал от формирователя 25 длительности импульсов. Длительность импульса на выходе формирователя 25 (фиг.8з) должна быть больше длительности пачки, но меньше, чем период следования тактовых импульсов (фиг.8а).
Сигнал от блока 22 сравнения поступает на первый вход формирователя 23 параметра. Пример выполнения его для приема сигналов от датчиков типа ДА-НЕТ приведен на фиг.7. При отсутствии сигнала "лог.1" от датчика (датчик не сработал) формирователь 38 формирует относительно короткий импульс (фиг. 8м), который через элемент ИЛИ 41 формирователя 23 параметра и буферный элемент 24 поступает в линию связи.
Если от датчика поступает сигнал "1" (датчик сработал), то через элемент И 40 запускается формирователь 39 формирователя 23 параметра (фиг.8и). В линию связи выдается более длинный сигнал, который через элемент ИЛИ 16 поступит на вход дешифратора 10 (фиг.8а). Вид сигналов в линию связи для этого случая приведен на фиг.8п.
Если адаптер "линия-параметр" собран на микропотребляющих элементах, то питание для этих элементов можно осуществлять по сигнальным линиям. Для этого достаточно выпрямить напряжение в линии, например, путем установки последовательно включенных диода и емкости (см.фиг.2) и подавать питание для микросхем с емкости. Указанное подключение дает возможность обеспечить связь между адаптерами "линия-параметр" только двумя проводами (общим и сигнальным) без использования провода для питания, что является важным при построении ряда систем сбора и обработки информации.
Входной интервал времени (фиг.8а), поступающий на вход дешифратора 10 (см. фиг. 4), разрешает прохождение импульсов от генератора 32 (фиг.8р) на счетный вход счетчика 33, который насчитывает число, пропорциональное длительности входного интервала. Насчитанный код поступает на вход порогового элемента 11, на втором входе которого установлен код порога, схематически изображенный на фиг.8с, при превышении которого на выходе порогового элемента 11 формируется сигнал (фиг.8т).
Интервал времени может характеризовать величину параметра, измеряемого датчиком, тогда код от дешифратора 10, выведенный на индикацию (фиг.1), дает представление о величине измеренного параметра.
При поступлении очередного тактового импульса устройство повторяет вышеописанный цикл работы.
Формула изобретения: 1. УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ, содержащее элементы И и ИЛИ, распределитель, выходы первой группы которого подключены к первым входам соответствующих элементов И группы, шину тактовых импульсов, шину импульсов частоты заполнения и счетчик, отличающееся тем, что, с целью повышения информационной емкости устройства, в него введены шифратор логической единицы, шифратор логического нуля, регистр сдвига, элемент ИЛИ, группы буферных элементов, группы адаптеров "Линия - параметр", дешифратор, триггер, пороговый элемент, первый вход которого является задающим входом устройства, второй вход соединен с выходом дешифратора, выход является выходом устройства, тактовые входы распределителя, триггера, счетчика и регистра сдвига объединены и подключены к шине тактовых импульсов устройства, выходы второй группы распределителя подключены к входам группы регистра сдвига, выход которого соединен с первым входом первого элемента И, второй вход которого, вход регистра сдвига, вход шифратора логического нуля и вход счетчика соединены с выходом второго элемента И, выход счетчика через триггер подключен к первому входу второго элемента И и первому входу дешифратора, второй вход второго элемента И подключен к шине импульсов частоты заполнения, выход первого элемента И через шифратор логической единицы и выход шифратора логического нуля подключены через первый элемент ИЛИ к вторым входам элементов И группы, выход каждого из которых через одноименный буферный элемент группы подключен к входам второго элемента ИЛИ и к адаптерам "Линия - параметр" одноименной группы, выход второго элемента ИЛИ соединен с вторым входом дешифратора.
2. Устройство по п. 1, отличающееся тем, что каждый адаптер "Линия - параметр" содержит формирователи длительности импульсов, счетчик, регистр сдвига, логический дешифратор, блок сравнения, формирователь параметра и буферный элемент, вход которого соединен с выходом формирователя параметра, выход является выходом адаптера, входы первого и второго формирователей длительности импульсов и первый вход логического дешифратора являются входом адаптера, выход первого формирователя длительности импульсов подключен к второму входу логического дешифратора и первым входом регистра сдвига и счетчика, второй вход последнего соединен с выходом второго формирователя длительности импульсов, выходы регистра сдвига и входы установки кода адаптера подключены соответственно к управляющему входу и входам первой и второй групп блока сравнения, выход которого соединен с первым входом формирователя параметра, второй вход которого является информационным входом адаптера, выход логического дешифратора соединен с вторым входом регистра сдвига.