Главная страница  |  Описание сайта  |  Контакты
УМНОЖИТЕЛЬ ЧАСТОТЫ
УМНОЖИТЕЛЬ ЧАСТОТЫ

УМНОЖИТЕЛЬ ЧАСТОТЫ

Патент Российской Федерации
Суть изобретения: Изобретение относится к автоматике и вычислительной технике и может быть применено, в частности, для умножения частоты следования импульсных сигналов, искаженных случайными помехами. Цель изобретения - упрощение умножителя. Умножитель частоты содержит два реверсивных счетчика, два преобразователя код - частота, делитель частоты, блок вычитания частоты и шину ввода умножаемой частоты, соединенные между собой функционально. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2020558
Класс(ы) патента: G06F7/68
Номер заявки: 4879750/24
Дата подачи заявки: 02.11.1990
Дата публикации: 30.09.1994
Заявитель(и): Тамбовское высшее военное авиационное инженерное училище им.Ф.Э.Дзержинского
Автор(ы): Голинский Д.Н.; Делик В.М.; Пахомов А.Н.; Фесенко А.И.
Патентообладатель(и): Голинский Дмитрий Никитович; Делик Виктор Михайлович; Пахомов Александр Николаевич; Фесенко Александр Иванович
Описание изобретения: Изобретение относится к автоматике и вычислительной технике и может быть применено, в частности, для умножения частоты следования импульсных сигналов, искаженных случайными помехами.
Известен умножитель частоты, содержащий реверсивный счетчик, цифроаналоговый преобразователь, генератор управляемой частоты и делитель частоты [1].
Известен также умножитель частоты, содержащий реверсивный счетчик, преобразователь код - частота, делитель частоты [2].
Известен умножитель частоты, взятый за прототип, содержащий первый реверсивный счетчик, подключенный выходами разрядов к входам первого преобразователя код - частота, выход которого является выходом умножителя частоты и соединен с входом делителя частоты, а также второй реверсивный счетчик, второй и третий преобразователи код - частота и блок вычитания частот, подключенный первым входом к шине ввода умножаемой частоты, вторым входом - к выходу делителя частоты, знаковым выходом - к входу управления реверсом первого реверсивного счетчика, а частотным выходом - к суммирующему входу второго реверсивного счетчика, соединенного вычитающим входом с выходом второго преобразователя код - частота, а выходами разрядов - с входами второго и третьего преобразователей код - частота, причем выход третьего преобразователя код - частота подключен к счетному входу первого реверсивного счетчика [3].
Недостатком этого умножителя является сравнительная сложность схемы.
Целью изобретения является упрощение умножителя частоты.
Цель достигается тем, что в умножителе частоты, содержащем первый реверсивный счетчик, подключенный выходами разрядов к входам первого преобразователя код - частота, выход которого является выходом умножителя и соединен с входом делителя частоты, второй реверсивный счетчик, второй преобразователь код - частота и блок вычитания частот, подключенный первым входом к шине ввода умножаемой частоты, вторым входом - к выходу делителя частоты, знаковым выходом - к входу управления реверсом первого реверсивного счетчика, а частотным выходом - к суммирующему входу второго реверсивного счетчика, соединенного вычитающим входом с выходом второго преобразователя код - частота, выход последнего соединен со счетным входом первого реверсивного счетчика, при этом выходы разрядов второго реверсивного счетчика подключены к входам второго преобразователя код - частота.
На чертеже изображена блок-схема умножителя частоты.
Умножитель частоты содержит первый реверсивный счетчик 1, подключенный выходами разрядов к входам первого преобразователя 2 код - частота. Выход преобразователя 2 является выходом умножителя частоты и соединен с входом делителя 3 частоты. Блок 4 вычитания частот подключен первым входом к шине 5 ввода умножаемой частоты, вторым входом - к выходу делителя 3 частоты, знаковым выходом - к входу управления реверсом счетчика 1, а частотным выходом - к суммирующему входу второго реверсивного счетчика 6, при этом счетчик 6 соединен вычитающим входом с выходом второго преобразователя 7 код - частота, а выходами разрядов - с входами преобразователя 7 код - частота, выход которого подключен к счетному входу счетчика 1.
Преобразователи 2 и 7 код - частота могут быть выполнены, например, аналогично преобразователю код - частота известного умножителя на двоичных умножителях и делителях опорной частоты.
Умножитель работает следующим образом. Блок 4 вычитания на частотном выходе формирует разностный поток импульсов
Δ F = Fвх - Fос, где Fвх - входная частота на шине 5;
Fос - частота на выходе делителя 3 частоты обратной связи.
Знак разностной частоты Δ F, формируемой на знаковом выходе блока 4, управляет режимом суммирования реверсивного счетчика 1. Поток импульсов с частотой Δ F поступает на суммирующий вход реверсивного счетчика 6, на вычитающий вход которого поступают импульсы с выхода преобразователя 7 код - частота. Счетчик 6 и преобразователь 7 образует следящую систему, которая выполняет функции апериодического звена первого порядка. Выходная частота преобразователя 7 интегрируется реверсивным счетчиком 1.
Преобразователем 2 код счетчика 1 пропорционально преобразуется в выходную частоту
Fвых = nFвх, которая через делитель 3 с коэффициентом деления n поступает на второй вход блока 4. На выходе делителя 3 возможно получение сглаженного значения входной частоты.
Формула изобретения: УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий первый и второй реверсивные счетчики, первый и второй преобразователи код - частота, блок вычитания частот и делитель частоты, причем информационный вход умножителя частоты соединен с первым входом блока вычитания частот, второй вход которого соединен с выходом делителя частоты, вход которого соединен с выходом первого преобразователя код - частота и является выходом умножителя частоты, знаковый выход блока вычитания частот соединен с входом управления реверсом первого реверсивного счетчика, разрядные выходы которого соединены соответственно с входами первого преобразователя код - частота, частотный выход блока вычитания частот соединен с суммирующим входом второго реверсивного счетчика, разрядные выходы которого соединены соответственно с входами второго преобразователя код - частота, выход которого соединен с вычитающим входом второго реверсивного счетчика, отличающийся тем, что, с целью упрощения умножителя частоты, выход второго преобразователя код - частота соединен со счетным входом первого реверсивного счетчика.