Главная страница  |  Описание сайта  |  Контакты
СУММАТОР ПО МОДУЛЮ СЕМЬ
СУММАТОР ПО МОДУЛЮ СЕМЬ

СУММАТОР ПО МОДУЛЮ СЕМЬ

Патент Российской Федерации
Суть изобретения: Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов. Сумматор содержит девять элементов равнозначности, три элемента сложения по модулю два, входы старшего, среднего и младшего разрядов первого и второго операндов, выходы страшего среднего и младшего результата. Сумматор по модулю семь работает следующим образом. На входы поступают старший x1, средний x2 и младший x3 разряды первого операнда X = 4x1 + 2x2 + x3 и старший y1, средний y2, и младший y3 разряды второго операнда Y = 4y1 + 2y2 + y3. На выходах формируются значения старшего r1, среднего r2 и младшего r3 разрядов результата (суммы по модулю семь входных операндов) R = (X + Y)mod7 = 4r1 + 2r2 + r3. При этом xi∈ 10{0,1} , yi ∈{0,1}, ri∈ {0,1}, 0 ≅ X ≅ 7, O ≅ Y ≅ 7, O ≅ R ≅ 7 ; i = 1, 2, 3. 1 ил., 1 табл.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2028660
Класс(ы) патента: G06F7/49
Номер заявки: 5043321/24
Дата подачи заявки: 21.05.1992
Дата публикации: 09.02.1995
Заявитель(и): Авгуль Леонид Болеславович[BY]
Автор(ы): Авгуль Леонид Болеславович[BY]
Патентообладатель(и): Авгуль Леонид Болеславович[BY]
Описание изобретения: Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов.
Известен сумматор по модулю семь, содержащий элементы ИЛИ-НЕ, И, ИЛИ [1].
Недостатком сумматора является низкое быстродействие.
Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является сумматор по модулю семь, содержащий элементы сложения по модулю два, ИЛИ, И, ИЛИ-НЕ [2].
Недостатком известного сумматора по модулю семь является низкое быстродействие.
На чертеже представлена схема сумматора по модулю семь.
Сумматор содержит девять элементов равнозначности 1-9, три элемента сложения по модулю два 10, 11 и 12, входы первого (старшего) 13, второго (среднего) 14 и третьего (младшего) 15 разрядов первого операнда, входы первого (старшего) 16, второго (среднего) 17 и третьего младшего) 18 разрядов второго операнда, выходы первого (старшего) 19, второго (среднего) 20 и третьего (младшего) 21 разрядов результата.
Выход i-го (i=1,2,3) элемента сложения по модулю два соединен с выходом i-го разряда результата, а его j-й (j= 1,2,3) вход соединен с выходом (3i+j-3)-го элемента равнозначности. Первый вход 13 первого операнда соединен с инверсным входом k-го (k = 1,9) элемента равнозначности, четвертым входом второго элемента сложения по модулю два 11 и четвертым входом третьего элемента сложения по модулю два 12. Второй вход 14 первого операнда соединен с первым прямым входом первого элемента равнозначности 1, первым прямым входом третьего элемента равнозначности 3, первым прямым входом четвертого элемента равнозначности 4, первым прямым входом пятого элемента равнозначности 5, первым прямым входом седьмого элемента равнозначности 7, первым прямым входом восьмого элемента равнозначности 8 и пятым входом второго элемента сложения по модулю два 11. Третий вход 15 первого операнда соединен со вторым прямым входом первого элемента равнозначности 1, первым прямым входом второго элемента равнозначности 2, вторым прямым входом пятого элемента равнозначности 5, первым прямым входом шестого элемента равнозначности 6, вторым прямым входом восьмого элемента равнозначности 8, первым прямым входом девятого элемента равнозначности 9 и пятым входом третьего элемента сложения по модулю два 12. Первый вход 16 второго операнда соединен со вторым прямым входом четвертого элемента равнозначности 4, третьим прямым входом пятого элемента равнозначности 5, вторым прямым входом седьмого элемента равнозначности 7, третьим прямым входом восьмого элемента равнозначности 8, вторым прямым входом девятого элемента равнозначности 9 и четвертым входом первого элемента сложения по модулю два 10. Второй вход 17 второго операнда соединен со вторым прямым входом второго элемента равнозначности 2, вторым прямым входом третьего элемента равнозначности 3, третьим прямым входом четвертого элемента равнозначности 4, четвертым прямым входом пятого элемента равнозначности 5, третьим прямым входом седьмого элемента равнозначности 7, третьим прямым входом девятого элемента равнозначности 9 и шестым входом второго элемента сложения по модулю два 11. Третий вход 18 второго операнда соединен с третьим прямым входом первого элемента равнозначности 1, третьим прямым входом второго элемента равнозначности 2, четвертым прямым входом четвертого элемента равнозначности 4, вторым прямым входом шестого элемента равнозначности 6, четвертым прямым входом восьмого элемента равнозначности 8, четвертым прямым входом девятого элемента равнозначности 9 и шестым входом третьего элемента сложения по модулю два 12.
Сумматор по модулю семь работает следующим образом. На входы 13, 14 и 15 поступают соответственно старший х1, средний х2 и младший х3 разряды первого операнда Х = 4х1 + 2х2 + х3; на входы 16, 17 и 18 - соответственно старший y1, средний y2, и младший y3 разряды второго операнда Y = 4y1 + 2y2 + y3. На выходах 19, 20 и 21 формируются значения соответственно старшего r1, среднего r2 и младшего r3 разрядов результата (суммы по модулю семь входных операндов) R = (X + Y) mod7 = 4r1 + + 2r2 + r3. При этом xi∈{ 0, 1} , yi ∈{ 0, 1},ri∈{ 0, 1 }, 0≅X≅7, 0≅Y≅7 ,0≅R≅7; i = 1, 2, 3.
Работа сумматора по модулю семь описывается следующими соотношениями:
r1 = y1 ⊕ R(, x2, y2)⊕ R(, x2, x3,y3)⊕ R(, x3, y2, y3);
2x , x3, y3)⊕ R(, x2, x3,y1,y2)⊕
3 1x , x2, y1, y2)⊕ R(, x2, x3,y1, y3)⊕
где R(˙) - функция равнозначности.
Значения реализуемых сумматором функций ri, i = 1,2,3, приведены в таблице.
Особенностью конструкции сумматора является формирование на некоторых наборах входных переменных кодов остатков, равных 111. Это допустимо, поскольку 0mod7 = 7mod7, или в двоичной системе счисления 000mod7 = 111mod7, и на входы сумматора поступают полные операнды. Такой подход позволил значительно повысить быстродействие и упростить конструкцию сумматора по модулю семь.
Формула изобретения: СУММАТОР ПО МОДУЛЮ СЕМЬ, содержащий три элемента сложения по модулю два, первый вход первого из которых соединен с входом первого разряда второго операнда сумматора, первый и второй входы второго элемента сложения по модулю два соединены с входами вторых разрядов соответственно первого и второго операндов сумматора, первый и второй входы третьего элемента сложения по модулю два соединены с входами третьих разрядов соответственно первого и второго операндов сумматора, отличающийся тем, что он содержит девять элементов равнозначности, выходы первого, второго и третьего из которых соединены соответственно с вторым, третьим и четвертым входами первого элемента сложения по модулю два, выходы элементов равнозначности с четвертого по шестой и с седьмого по девятый соединены с входами соответственно с третьего по пятый соответственно второго и третьего элементов сложения по модулю два, шестые входы которых соединены с входом первого разряда первого операнда сумматора и с инверсными входами всех элементов равнозначности, выходы элементов сложения по модулю два соединены с выходами соответствующих разрядов результата сумматора, второй вход первого операнда сумматора соединен с первыми прямыми входами первого, третьего, четвертого, пятого, седьмого и восьмого элементов равнозначности, третий вход первого операнда сумматора соединен с первыми прямыми входами второго, шестого и девятого и вторыми прямыми входами первого, пятого и восьмого элементов равнозначности, первый вход второго операнда сумматора соединен с вторыми прямыми входами четвертого, седьмого и девятого и третьими прямыми входами пятого и восьмого элементов равнозначности, второй вход второго операнда сумматора соединен с вторыми прямыми входами второго и третьего, третьими прямыми входами четвертого, седьмого и девятого и четвертым прямым входом пятого элементов равнозначности, третий вход второго операнда сумматора соединен с третьими прямыми входами первого и второго, четвертыми прямыми входами четвертого, восьмого и девятого и вторым прямым входом шестого элементов равнозначности.