Главная страница  |  Описание сайта  |  Контакты
ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ
ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

Патент Российской Федерации
Суть изобретения: Изобретение относится к вычислительной технике, в частности к преобразователям формы информации, и может быть использовано для вывода информации, представленной напряжением, из цифровой вычислительной машины, а также для создания сигнала обратной связи в преобразователях напряжения в код. Изобретение решает задачу повышения быстродействия цифро-аналогового преобразовател с автоматической коррекцией масштаба преобразования. Повышение быстродействия достигается симметрированием путей прохождения сигналов от основного и дополняющего токовых выходов преобразователя код - ток до узла суммирования. Для этого в цифро-аналоговом преобразователе, содержащем преобразователь 1 код - ток, источник 2 опорного напряжения, при операционных усилителях 6, 8, 11 и шесть токоограничивающих элементов 3,4,5,7,9,10, выполненных на резисторах, изменены связи. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2029430
Класс(ы) патента: H03M1/66
Номер заявки: 5006142/24
Дата подачи заявки: 15.10.1991
Дата публикации: 20.02.1995
Заявитель(и): Центральный научно-исследовательский институт "Гранит"
Автор(ы): Крутицкий А.Н.
Патентообладатель(и): Центральный научно-исследовательский институт "Гранит"
Описание изобретения: Изобретение относится к вычислительной технике, в частности к преобразователям формы информации, и может быть использовано для вывода аналоговой информации, представленной напряжением, из цифровой вычислительной машины, а также для создания сигнала обратной связи в преобразователях напряжения в код.
В большинстве известных цифроаналоговых преобразователей (ЦАП), реализующих метод суммирования разрядных токов, взвешенных по двоичному закону, и использующих в своем составе резисторную сетку R-2R в инверсном включении, преобразования выходного тока в напряжение производится операционным усилителем (ОУ), в цепь отрицательной обратной связи которого включен резистор.
Существенным недостатком таких ЦАП является сравнительно низкая точность, обусловленная большой величиной погрешности масштаба преобразования. Погрешность масштаба преобразования определяется несогласованностью выходного сопротивления токозадающей цепи и резистора в цепи обратной связи ОУ, преобразующего выходной ток в напряжение.
Известен ЦАП [1] , позволяющий абстрагироваться от значения выходного сопротивления токозадающей цепи. В этом ЦАП значение выходного тока задается внешними по отношению к токозадающей цепи резисторами.
Существенными недостатками этого ЦАП являются низкое быстродействие при использовании в множительном режиме, а также большое время готовности к работе после подачи напряжений питания. Эти недостатки обусловлены включением в контур отрицательной обратной связи ЦАП интегратора. Так как постоянная времени интегратора должна быть выбрана достаточно большой (для обеспечения малых значений пульсаций выходного напряжения ЦАП), то и быстродействие этого ЦАП, естественно, будет низким.
Наиболее близким к заявленному является ЦАП [2], содержащий источник опорного напряжения, преобразователь код-ток, детализированный в прототипе до резисторной сетки R-2R в инверсном включении и блока ключей, три ОУ и шесть резисторов. На управляющие входы преобразователя код-ток, являющимися входами ЦАП, подан входной код. Первый выход преобразователя код-ток (выход основного тока) подключен к инвертирующему входу первого ОУ и через резистор к его выходу, являющемуся выходом ЦАП. Второй выход преобразователя код-ток (выход тока, дополняющего основной ток до значения полной шкалы) подключен к инвертирующему входу второго ОУ, к третьему выходу преобразователя код-ток (выход тока I/2n, т.е. выход балансного резистора 2R резисторной сетки R-2R) и через резистор к выходу инвертора выходного напряжения, выполненного на третьем ОУ и двух резисторах. Выход второго ОУ подключен к аналоговому входу преобразователя код-ток. Выход источника опорного напряжения подключен через резистор к инвертирующему входу первого ОУ и через резистор к инвертирующему входу второго ОУ. Выход первого ОУ, являющийся выходом ЦАП, подключен к входу инвертора выходного напряжения. Неинвертирующие входы первого, второго и третьего ОУ подключены к общей шине. Известный ЦАП может работать со смещенным кодом или при инверсии знакового разряда с дополнительным кодом. В известном ЦАП выходной ток преобразователя код-ток не зависит от значения сопротивления резисторной сетки R-2R и определяется величиной опорного напряжения и внешних резисторов.
Существенным недостатком известного ЦАП является низкое быстродействие, что обусловлено неодновременностью изменения токов на входе второго ОУ, на котором производится суммирование тока, дополняющего основной ток до значения полной шкалы (в дальнейшем дополняющего), с током, равным по величине основному (током, протекающим через резистор с выхода инвертора выходного напряжения к инвертирующему входу второго ОУ), с током величиной I/2n и с током, протекающим через резистор от источника опорного напряжения. Указанная неодновременность изменения токов на входе второго ОУ определена тем, что выходной сигнал ЦАП (от основного тока) проходит через два последовательно включенных ОУ - первый ОУ, преобразующий выходной ток преобразователя код-ток в выходное напряжение ЦАП и через инвертор выходного напряжения, в то время как дополняющий ток поступает к входу второго ОУ непосредственно с выхода преобразователя код-ток. Это фазовое запаздывание приводит к возникновению апериодического затухающего переходного процесса в выходном напряжении ЦАП, а следовательно, ухудшает быстродействие ЦАП.
Целью изобретения является повышение быстродействия ЦАП.
Цель достигается симметрированием путей прохождения сигналов от основного и дополняющего токовых выходов преобразователя код-ток до узла суммирования. Так, в заявленном ЦАП сигнал от основного (первого) токового выхода преобразователя код-ток проходит до первого входного резистора суммирующего ОУ через один ОУ, сигнал от дополняющего (второго) токового выхода преобразователя код-ток проходит до второго входного резистора суммирующего ОУ также через один ОУ. Таким образом устраняется неодновременность изменения сигналов на входе суммирующего ОУ. При этом важно подчеркнуть, что суммирующий усилитель работает фактически в статическом режиме (напряжение на его выходе постоянно и не зависит от входного кода N), поэтому его быстродействие не определяет быстродействие ЦАП.
Таким образом, быстродействие заявленного ЦАП определяется временем установления двух параллельно работающих ОУ (естественно, как и в известном ЦАП, с учетом быстродействия преобразователя код-ток), в то время как в известном ЦАП время установления определяется временем установления как минимум двух последовательно включенных ОУ, а с учетом неодновременности изменения сигналов на входе суммирующего ОУ и возникновения апериодического переходного процесса, то и трех последовательно включенных ОУ.
При идентичности скоростных характеристик ОУ в заявленном ЦАП время установления ЦАП фактически определяется временем установления одного ОУ.
Проведенное сравнение показывает, что заявленный ЦАП обладает новыми свойствами, не совпадающими со свойствами известных решений. Это дает основание сделать вывод о существенном отличии заявленного технического решения.
Благодаря изменению связей в заявленном ЦАП достигается положительный эффект.
На чертеже приведена схема заявляемого ЦАП.
ЦАП содержит преобразователь 1 код-ток, источник 2 опорного напряжения, первый и второй резисторы 3 и 4, третий резистор 5, опорный ОУ 6, четвертый резистор 7, второй ОУ 8, пятый и шестой резисторы 9 и 10 и третий ОУ 11.
На управляющие входы преобразователя 1 код-ток, являющиеся входами ЦАП, подан входной код N. Выход источника 2 опорного напряжения через первый и второй резисторы 3 и 4 подключен к инвертирующим входам первого 6 и второго 8 ОУ соответственно. Выход третьего ОУ 11 подключен к входу преобразователя 1 код-ток, первый выход которого подключен к инвертирующему входу первого ОУ 6 и через третий резистор 5 к выходу первого ОУ 6, являющемуся выходом ЦАП подключенному через пятый резистор 9 к неинвертирующему входу третьего ОУ 11. Второй выход преобразователя код-ток подключен к третьему выходу преобразователя код-ток, к инвертирующему входу второго ОУ 8 и через четвертый резистор 7 к выходу второго ОУ 8, который через шестой резистор 10 подключен к неинвертирующему входу третьего ОУ 11. Неинвертирующие входы первого ОУ 6, второго ОУ 8 и инвертирующий вход третьего ОУ 11 подключены к общей шине.
ЦАП работает следующим образом.
Полагают для простоты расчета R1 = R2= 2R и R3 = R4 = R5 = R6 = R. Под воздействием входного кода N на выходе ЦАП устанавливается напряжение
Uвых.= - + R (1) где I - полный ток, протекающий через преобразователь код-ток к входам первого ОУ 6 и второго ОУ 8. Напряжение на выходе второго ОУ 8
Uвых.2= -I - + R для третьего ОУ 11 соблюдается равенство
_ - _ + - = 0 откуда I = (2)
Из выражения (2) видно, что ток I зависит только от величины внешних по отношению к преобразователю код-ток резисторов и от величины UREF. Подставляя значение тока из выражения (2) в выражение (1), получают
Uвых.= - + R = -
(3)
Выражение (3) является традиционным для ЦАП, работающего со смещенным кодом. Необходимо отметить, что выполнение условия R1 = R2 = 2R и R3 = R4 = R5 = R6 = R в общем случае необязательно.
При выборе разных величин масштаба преобразования для конкретных ЦАП можно использовать и разные соотношения резисторов, при которых не нарушаются приведенные выше зависимости (например, R1 = R2 = 2R, R3 = R4 = R5 = R6 = mR, где m - коэффициент масштабирования и т.д.).
Технико-экономическая эффективность изобретения обусловлена возможностью значительного повышения быстродействия ЦАП при сохранении высоких метрологических характеристик (малого значения погрешности масштаба). Техническую эффективность изобретения можно оценить, проводя ориентировочное сравнение точности установления одного ОУ и двух последовательно включенных ОУ (что соответствует схемам заявленного ЦАП и ЦАП прототипа), при этом полагая, что время установления выходного тока преобразователя код-ток постоянно как в первом, так и во втором случае.
Можно показать, что
K2= K1+ (K1-1)ln (4) где К1 - коэффициент передачи одного ОУ;
К2 - коэффициент передачи двух последовательно включенных ОУ.
Например, подставив в выражение (4) значение К1 = 0,9999, что соответствует установлению выходного напряжения первого ОУ в цепочке из двух последовательно включенных ОУ с точностью 0,1%, получают значение К2 = 0,992, что соответствует точности установления второго ОУ только на уровне 0,8%. Причем из выражения (4) видно, что при увеличении требований к точности установления ОУ (а значит, и всего ЦАП) соотношение между К1 и К2 ухудшается. Таким образом, очевидно, что заявленный ЦАП обладает значительно более высоким быстродействием.
Экономическая эффективность предлагаемого ЦАП может быть оценена только с учетом конкретных условий их применения. Численно оценить эти факторы в общем случае весьма затруднительно, однако наличие экономической эффективности изобретения не вызывает сомнений.
Формула изобретения: ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий источник опорного напряжения, три операционных усилителя, шесть токоограничивающих элементов, выполненных на первом - шестом резисторах и преобразователь код - ток, n информационных входов которого являются входными шинами, а первый выход подключен к инвертирующему входу первого операционного усилителя и через третий резистор - к его выходу, являющемуся выходом цифроаналогового преобразователя и подключенному через пятый резистор к первому выводу шестого резистора, второй выход преобразователя код - ток объединен с его третьим выходом и подключен к инвертирующему входу второго операционного усилителя и к первому выводу четвертого резистора, выход источника опорного напряжения через первый резистор подключен к инвертирующему входу второго операционного усилителя и через второй резистор к инвертирующему входу первого операционного усилителя, а неинвертирующие входы первого и второго операционных усилителей подключены к общей шине, отличающийся тем, что выход второго операционного усилителя подключен к вторым выводам четвертого и шестого резисторов, первый вывод шестого резистора подключен к неинвертирующему входу третьего операционного усилителя, выход которого подключен к входу преобразователя код - ток, а инвертирующий вход - к общей шине.