Главная страница  |  Описание сайта  |  Контакты
ПРЕОБРАЗОВАТЕЛЬ КОДОВ
ПРЕОБРАЗОВАТЕЛЬ КОДОВ

ПРЕОБРАЗОВАТЕЛЬ КОДОВ

Патент Российской Федерации
Суть изобретения: Изобретение относится к электронным схемам общего назначения и может найти применение в цифровых системах передачи. Целью изобретения является уменьшение погрешности преобразования кодов. С этой целью в преобразователе кодов второй триггер подсоединен J-входом, K-входом и C-входом соответственно к выходу, входу первого элемента НЕ и выходу четвертого элемента НЕ, соединенному с C-входами четвертого, пятого, шестого и седьмого триггеров и с C-входом третьего триггера, подсоединенного Kвходом к инверсному выходу первого элемента И - НЕ, соединенному через третий элемент НЕ с J-входом третьего триггера, подключенного прямым выходом к J-входу четвертого триггера и третьему входу второго элемента И - НЕ и соединенного инверсным выходом с K-входом четвертого триггера, который подключен прямым выходом к J-входу пятого триггера и к второму входу второго элемента И - НЕ и соединен инверсным выходом с K-входом пятого триггера, подключенного выходом к второму входу четвертого элемента И - НЕ, инверстный выход которого соединен с J-входом шестого триггера и с входом шестого элемента НЕ, подключенного выходом к K-входу шестого триггера. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2029431
Класс(ы) патента: H03M7/00
Номер заявки: 4857788/24
Дата подачи заявки: 07.08.1990
Дата публикации: 20.02.1995
Заявитель(и): Центральный научно-исследовательский институт связи
Автор(ы): Кулакова Ю.Н.; Розанов А.Р.
Патентообладатель(и): Центральный научно-исследовательский институт связи
Описание изобретения: Изобретение относится к электронным схемам общего назначения и может найти применение в системах передачи цифровой информации.
Известен преобразователь кодов, содержащий блоки памяти, счетчики, регистры, блоки сравнения, триггеры и элементы ИЛИ, включенные между входной шиной информации и входной шиной [1].
Недостаток известного преобразователя кодов состоит в значительной сложности его конструкции.
Известен также преобразователь кодов, содержащий первый триггер, подключенный прямым выходом к первым входам первого и второго элементов И, первый элемент НЕ, подсоединенный входом к входной шине информации, второй триггер, соединенный прямым выходом с первым входом третьего элемента И, подсоединенного вторым входом к выходу второго элемента НЕ, третий триггер, соединенный прямым выходом с первым входом четвертого элемента И, четвертый триггер, подключенный прямым и инверсным выходами к первым входам соответственно пятого и шестого элементов И, пятый триггер, соединенный прямым выходом с первым входом седьмого элемента И, третий элемент НЕ, подключенный выходом к первым входам восьмого и девятого элементов И, выходной элемент, соединенный выходом с выходной шиной, шестой, седьмой и восьмой триггеры, четвертый, пятый и шестой элементы НЕ и входную шину тактовых импульсов [2].
Недостаток подобного преобразователя кодов состоит к значительной погрешности преобразования кодов. Кроме того, известный преобразователь кодов не позволяет обеспечивать достаточно высокую помехоустойчивость и достаточно высокое быстродействие.
Целью изобретения является уменьшение погрешности преобразования кодов.
С этой целью в преобразователь кодов, содержащий первый триггер, подключенный прямым и инверсным выходами к первым входам первого и второго элементов И, первый элемент НЕ, подсоединенный входом к входной шине информации, выходной элемент, выход которого является выходной шиной, третий и четвертый элемент И, семь триггеров и с второго по шестой элементы НЕ, введены в пять элементов И-НЕ, первый выход первого из которых соединен через второй триггер с выходом первого элемента НЕ, второй вход объединен с входом второго элемента НЕ, первым установочным входом седьмого триггера и подключен к выходу второго элемента И-НЕ, а выход соединен с первым установочным входом третьего триггера и через третий элемент НЕ с вторым установочным входом третьего триггера, вход синхронизации которого объединен с одноименными входами второго, четвертого, пятого, шестого и седьмого триггеров и подключен к выходу четвертого элемента НЕ, вход которого является шиной тактовых импульсов и объединен с входом пятого элемента НЕ, выход которого соединен с входами синхронизации восьмого и первого триггеров, установочные входы последнего из которых соединены с выходом третьего элемента И-НЕ, первый вход которого соединен с прямым выходом седьмого триггера, второй вход объединен с первым входом четвертого элемента И-НЕ и подключен к выходу пятого элемента И-НЕ, а третий вход объединен с первым входом второго элемента И-НЕ, вторым входом четвертого элемента И-НЕ и подключен к прямому выходу пятого триггера, первый и второй установочные входы которого соединены соответственно с прямым и инверсным выходами четвертого триггера, прямой выход которого соединен с вторым входом второго элемента И-НЕ, а первый и второй установочные входы соединены соответственно с прямым и инверсным выходами третьего триггера, прямой выход которого соединен с третьим входом второго элемента И-НЕ, четвертый вход которого соединен с прямым выходом второго триггера, второй установочный вход которого является информационной шиной, причем выход второго элемента НЕ соединен с вторым установочным входом седьмого триггера и первым входом пятого элемента И-НЕ, второй вход которого соединен с прямым выходом восьмого триггера, установочные входы которого объединены с первым установочным входом шестого триггера, входом шестого элемента НЕ и подключен к выходу четвертого элемента И-НЕ, выход шестого элемента НЕ соединен с вторым установочным входом шестого триггера, прямой выход которого соединен с вторыми входами первого и второго элементов И, выходы которых соединены с первыми входами соответственно третьего и четвертого элементов И, вторые входы которых подключены к выходу пятого элемента НЕ, а выходы соединены соответственно с первым и вторым входами выходного элемента.
На чертеже изображена функциональная схема преобразователя кодов.
Предлагаемый преобразователь кодов содержит триггер 1, элементы И-НЕ 2 и 3, элемент НЕ 4, информационную шину 5, триггер 6, элемент И-НЕ 7, элемент НЕ 8, выходной элемент 9, выходную шину 10, триггеры 11-16, элемент И-НЕ 17, элементы И 18-19, элемент И-НЕ 20, элементы И 21-22, элементы НЕ 23-26, шину 27 тактовых импульсов.
Формирователь трехуровневого сигнала, в виде которого выполнен выходной элемент 8, представляет собой обычный формирователь трехуровневого сигнала, описанный в кн. Голубев А.Н. и др. Аппаратура ИКМ-ПО. М.: Радио и связь, 1989, с. 144-151.
Работает преобразователь кодов следующим образом.
Униполярный двоичный код цифрового сигнала, подаваемый по входной шине 5 информации, поступает непосредственно на К-вход триггера 1 и проходит на его I-вход через элемент НЕ 4. Триггер 1 совместно с триггерами 13, 14 и 16, а также с элементом И-НЕ 2 и элементом НЕ 25 работает в режиме регистра сдвига. С прямых выходов триггеров 1, 13, 14 и 16 сигналы поступают на элемент И-НЕ 3. С инверсного выхода элемента И-НЕ 3 сигнал подается на элемент И-НЕ 2, на который поступает также сигнал с прямого выхода триггера 1. Если хотя бы один из триггеров 1, 13, 14 и 16 находится в нулевом состоянии, то на инверсном выходе элемента И-НЕ 3 присутствует уровень логической "1". При этом групповой сигнал с инверсного выхода элемента И-НЕ 2 подается непосредственно на К-вход триггера 16 и после инвертирования в элементе НЕ 25 на I-вход триггера 16. Если в групповом сигнале идет подряд четыре "0", то на прямом выходе триггера 16 появляется уровень логического "0" в момент, когда триггеры 1, 13, 14 и 16 устанавливаются в нулевое состояние. Таким образом, через элемент И-НЕ 2 происходит вписывание "1" вместо четвертого "0".
Групповой сигнал с прямого выхода триггера 13 поступает на элемент И-НЕ 20, на который подается также сигнал с инверсного выхода элемента И-НЕ 7. С инверсного выхода элемента И-НЕ 20 групповой сигнал подается непосредственно на I-вход триггера 15 и через элемент НЕ 26 на К-вход триггера 15. Групповой сигнал с инверсного выхода элемента И-НЕ 20 подается также на К-вход и на I-вход триггера 6, обеспечивающего подсчет "1" в сигнале. С прямого выхода триггера 6 сигнал подается на элемент И-НЕ 7, на который поступает сигнал с инверсного выхода элемента И-НЕ 3 после инвертирования в элементе НЕ 8. Цепь обратной связи, образованная триггером 6 и элементом И-НЕ 7, обеспечивает кодирование первого из четырех следующих подряд "0" (четвертый "0" уже закодирован "1") посредством "1" или "0" согласно заданному алгоритму преобразования. С инверсного выхода элемента И-НЕ 3 сигнал подается непосредственно на I-вход триггера 11 и после инвертирования в элементе НЕ 8 - на К-вход триггера 11. Сигналы с прямого выхода триггера 11 и с инверсного выхода элемента И-НЕ 7 поступают на элемент И-НЕ 17, в котором происходит их объединение с групповым сигналом, подаваемым с прямого выхода триггера 13. Сигнал с инверсного выхода элемента И-НЕ 17 поступает на К-вход и I-вход триггера 12. Сигналы с прямого и инверсного выходов триггера 12 поступают соответственно на элементы И 18 и 19, на которые подается также групповой сигнал с прямого выхода триггера 15. С элементов И 18 и 19 поступает сигнал на элементы И 21 и 22, на которые через элементы НЕ 23 с входной шины 27 тактовых импульсов подается последовательность тактовых импульсов. Это обеспечивает разделение группового сигнала для его преобразования в биполярный сигнал, что происходит за счет того, что импульсы с инверсных выходов элементов И 21 и 22 преобразуются впоследствии соответственно в импульсы положительной полярности и в импульсы отрицательной полярности. Сигналы с инверсных выходов элементов И 21 и 22 подаются на выходной элемент 9. В выходном элементе происходит инвертирование импульсов с элемента И 22 и их сложение с импульсами элемента И 21. В результате на выходную шину 10 с выхода выходного элемента 9 подается биполярный квазитроичный сигнал.
Формула изобретения: ПРЕОБРАЗОВАТЕЛЬ КОДОВ, содержащий первый триггер, прямой и инверсный выходы которого соединены с первыми входами соответственно первого и второго элементов И, выходной элемент, выход которого является выходной шиной, первый элемент НЕ, вход которого является информационной шиной, семь триггеров, третий и четвертый элементы И, второй - шестой элементы НЕ, отличающийся тем, что в него введены пять элементов И-НЕ, первый вход первого из которых соединен через второй триггер с выходом первого элемента НЕ, второй вход объединен с входом второго элемента НЕ, первым установочным входом седьмого триггера и подключен к выходу второго элемента И-НЕ, а выход соединен с первым установочным входом третьего триггера и через третий элемент НЕ с вторым установочным входом третьего триггера, вход синхронизации которого объединен с одноименным входом второго, четвертого - седьмого триггеров и подключен к выходу четвертого элемента НЕ, вход которого является шиной тактовых импульсов и объединен с входом пятого элемента НЕ, выход которого соединен с входами синхронизации восьмого и первого триггеров, установочные входы последнего соединены с выходом третьего элемента И-НЕ, первый вход которого соединен с прямым выходом седьмого триггера, второй вход объединен с первым входом четвертого элемента И-НЕ и подключен к выходу пятого элемента И-НЕ, а третий вход объдинен с первым входом второго элемента И-НЕ, вторым входом четвертого элемента И-НЕ и подключен к прямому выходу пятого триггера, первый и второй установочные входы которого соединены соответственно с прямым и инверсным выходами четвертого триггера, прямой выход которого соединен с вторым входом второго элемента И-НЕ, а первый и второй установочные входы соединены соответственно с прямым и инверсным выходами третьего триггера, прямой выход которого соединен с третьим входом второго элемента И-НЕ, четвертый вход которого соединен с прямым выходом второго триггера, второй установочный вход которого является информационной шиной, причем выход второго элемента НЕ соединен с вторым установочным входом седьмого триггера и первым входом пятого элемента И-НЕ, второй вход которого соединен с прямым выходом восьмого триггера, установочные входы которого объединены с первым установочным входом шестого триггера, входом шестого элемента НЕ и подключены к выходу четвертого элемента И-НЕ, выход шестого элемента НЕ соединен с вторым установочным входом шестого триггера, прямой выход которого соединен с вторыми входами первого и второго элементов И, выходы которых соединены с первыми входами соответственно третьего и четвертого элементов И, вторые входы которых объединены и подключены к выходу пятого элемента НЕ, а выходы соединены с первым и вторым входами выходного элемента.