Главная страница  |  Описание сайта  |  Контакты
ЭЛЕМЕНТ ПАМЯТИ ДЛЯ ДИНАМИЧЕСКОГО ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА
ЭЛЕМЕНТ ПАМЯТИ ДЛЯ ДИНАМИЧЕСКОГО ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

ЭЛЕМЕНТ ПАМЯТИ ДЛЯ ДИНАМИЧЕСКОГО ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Патент Российской Федерации
Суть изобретения: Изобретение относится к вычислительной технике и может быть использовано для создания интегральных динамических оперативных запоминающих устройств (ДОЗУ) с произвольной выборкой. Целью изобретения является повышение степени интеграции ДОЗУ. Сущность изобретения: в элементе ДОЗУ, содержащем полупроводниковую подложку с первой и второй областями 2 и 3 противоположного подложке типа проводимости и отделенный от подложки слоем 5 диэлектрика первый проводящий электрод 4 , причем внутри второй области сформирована третья область 6 совпадающего с подложкой типа проводимости, внутри третьей области сформирована четвертая область 7 противоположного подложке типа проводимости, а часть поверхности второй области между третьей областью и подложкой покрыта слоем 8 диэлектрика, на котором сформирован второй проводящий электрод 9. 2 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2029995
Класс(ы) патента: G11C11/40
Номер заявки: 4917367/24
Дата подачи заявки: 05.02.1991
Дата публикации: 27.02.1995
Заявитель(и): Научно-исследовательский институт физических проблем им.Ф.В.Лукина
Автор(ы): Ракитин В.В.; Серебренников А.В.; Тишин Ю.И.
Патентообладатель(и): Научно-исследовательский институт физических проблем им.Ф.В.Лукина
Описание изобретения: Изобретение относится к вычислительной технике и может быть использовано для создания интегральных ДОЗУ с произвольной выборкой.
Целью изобретения является повышение степени интеграции ДОЗУ.
На фиг. 1 представлена конструкция элемента ДОЗУ; на фиг. 2 - его электрическая схема.
Элемент содержит полупроводниковую подложку 1, например кремния р-типа проводимости с концентрацией дырок 1015 - 1016 см-3. В подложке 1 сформирована область 2 n-типа проводимости с концентрацией электронов 1019 - 1020 см-3 и область 3 n-типа проводимости глубиной 1-2 мкм с концентрацией электронов 1016 - 1017 см-3. Между ними расположен проводящий электрод 4, например из поликремния, отделенный от подложки слоем диэлектрика 5, например окисла кремния толщиной 20-50 нм. Области 2 и 3 и электрод 4 представляют собой соответственно, сток, исток и затвор МДП транзистора считывания. Внутри области 3 сформирована область 6 р-типа проводимости с концентрацией дырок 1017 - 1018 см-3, а внутри нее - область 7 n-типа проводимости с концентрацией электронов 1019 - 1020 см-3.
В конструкции элемента ДОЗУ (фиг. 1) в подложке 1 внутри области 6 выполнена канавка 10, например с вертикальными стенками, глубина которой больше глубины области 3 так, что часть поверхности области 3 между областью 6 и подложкой 1 выходит на боковую стенку канавки 10. Слой диэлектрика 8 и электрод 9 расположены внутри канавки 10, которая окружает каждую пару элементов и выполняет роль межэлементной изоляции.
Предложенный элемент ДОЗУ работает следующим образом.
Сток 2 и затвор 4 МДП транзистора считывания соединены соответственно с разрядной и адресной шинами накопителя. На подложку 1, эмиттер 7 биполярного транзистора и затвор 9 дополнительного МДП транзистора подается потенциал земли. В режиме хранения на затвор 4 МДП транзистора считывания подается запирающий потенциал, на области 6 находится потенциал земли, а в области 3 хранится потенциал земли, если емкость 11 коллекторного перехода биполярного транзистора разряжена, или питания, если емкость 11 заряжена.
В режиме чтения на сток 2 МДП транзистора считывания подается плавающий потенциал питания, а на его затвор 4 - отпирающий потенциал. Если емкость 11 была заряжена, то никакие токи не потекут, и на разрядной шине останется потенциал питания. Если же емкость 11 была разряжена, то напряжение с разрядной шины через сопротивление канала открытого транзистора считывания попадает на коллектор 3 и перераспределяется между емкостями 11 и 12 коллекторного и эмиттерного переходов. Как только напряжение на эмиттерном переходе достигает 0,6 В, биполярный транзистор открывается. Дополнительный МДП транзистор в это время закрыт, так как на его подложке 3 находится потенциал питания. Биполярный транзистор будет открыт, разряжая коллекторным током емкость разрядной шины 13, до тех пор пока емкость 11 не зарядится базовым током до напряжения на разрядной шине, после чего биполярный транзистор закроется. Отношение величины считанного заряда к величине хранимого близко к коэффициенту усиления биполярного транзистора. В режиме записи на сток 2 МДП транзистора считывания подается потенциал земли или питания, после чего на его затвор 4 подается отпирающий потенциал. При записи 0 дополнительный МДП транзистор открыт, так как на его подложке 3 находится потенциал земли, и на областях 3 и 6 установится потенциал земли. При записи 1 на области 3 установится потенциал питания и емкость 12 будет заряжена.
Таким образом, предложенный элемент ДОЗУ управляется аналогично однотранзисторному элементу, а его использование при коэффициенте усиления биполярного транзистора свыше 100 позволяет на порядок увеличить количество элементов, подключаемых к одной разрядной шине, при одновременном уменьшении на порядок емкости конденсаторов хранения. Это позволит более чем в 10 раз повысить степень интеграции ДОЗУ.
Формула изобретения: ЭЛЕМЕНТ ПАМЯТИ ДЛЯ ДИНАМИЧЕСКОГО ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий полупроводниковую подложку, в приповерхностной области которой размещены первая и вторая области противоположного подложке типа проводимости, на поверхности подложки между первой и второй областями расположен слой диэлектрика, на поверхности которой размещены первый проводящий электрод, причем внутри второй области размещена третья область, тип проводимости которой совпадает с проводимостью подложки, отличающийся тем, что, с целью повышения степени интеграции, внутри третьей области размещена четвертая область противоположного подложке типа проводимости, а также выполнена канавка, глубина которой перекрывает глубину второй области, на торцевой поверхности канавки, примыкающей к третьей области, расположен второй слой диэлектрика, на поверхности которого размещен второй проводящий электрод.