Главная страница  |  Описание сайта  |  Контакты
ФАЗОЧУВСТВИТЕЛЬНЫЙ ПРИЕМНИК ДЛЯ РЕЛЬСОВОЙ ЦЕПИ
ФАЗОЧУВСТВИТЕЛЬНЫЙ ПРИЕМНИК ДЛЯ РЕЛЬСОВОЙ ЦЕПИ

ФАЗОЧУВСТВИТЕЛЬНЫЙ ПРИЕМНИК ДЛЯ РЕЛЬСОВОЙ ЦЕПИ

Патент Российской Федерации
Суть изобретения: Использование: в железнодорожной автоматике для рельсовых цепей. Сущность изобретения: устройство содержит блок определения амплитуды входного сигнала 1, пороговый элемент 2, блок определения среднего значения фазы входного сигнала 3, управляемый дискретизатор 4, сумматор 5, элемент задержки 6, компаратор 7, элемент И 9, генератор импульсов 10. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2041099
Класс(ы) патента: B61L23/16
Номер заявки: 5007011/11
Дата подачи заявки: 19.07.1991
Дата публикации: 09.08.1995
Заявитель(и): Московский институт инженеров железнодорожного транспорта
Автор(ы): Беляков И.В.; Суханова Н.В.; Красковский А.Е.; Жиглявский А.А.; Разинова И.И.; Крылов А.Ю.; Тихоненков А.А.; Семенов А.А.
Патентообладатель(и): Московский институт инженеров железнодорожного транспорта
Описание изобретения: Изобретение относится к железнодорожной автоматике, в частности к устройствам контроля состояний рельсовых линий.
Известна рельсовая цепь, приемник которой осуществляет контроль состояний рельсовой линии по результатам изменения потребляемого тока и анализа полезного сигнала по амплитуде, фазе и форме. Недостатком этого приемника является то, что он не позволяет контролировать изменение состояния рельсовой линии по фазе полезного сигнала, поскольку опорный и информационный входы фазового детектора непосредственно соединены с выходом модулятора.
Известен также фазочувствительный путевой приемник, содержащий дискриминатор, выполненный на однопереходном транзисторе. Дискриминатор сравнивает полярности информационного и опорного сигналов и в случае их совпадения начинает генерировать колебания. Полученный сигнал затем выпрямляется и подается на обмотку нейтрального реле. Этот приемник имеет два существенных недостатка. Первый небольшой рабочий диапазон изменения фазы информационного сигнала. Дискриминатор на однопереходном транзисторе будет устойчиво возбуждаться только в случае полного совпадения полярностей импульсов, подаваемых на эмиттер и одну из баз. В этом случае на нагрузке транзистора будет выделяться сигнал, длительность которого равна логическому произведению длительностей информационного и опорного сигналов. Колебания сопротивления балласта рельсовой линии, изменения сопротивления токопроводящих стыков приводят к изменениям фазы информационного сигнала. В результате условия возбуждения однопереходного транзистора отличаются от идеальных. Амплитуда постоянной составляющей на реле уменьшается, а при снижении ниже порога реле обесточивается, ложно зафиксировав занятое состояние рельсовой линии. Второй недостаток связан с подверженностью мешающему действию помех. Известно, что помехи рельсовых линий при электрической тяге по статистической структуре являются сосредоточенными по спектру. Спектральный анализ помех показывает, что они являются квазигармоническими и содержат гармоники кратные промышленной частоте 50 Гц. Гармоники помех также кратны частоте рабочего сигнала рельсовой цепи. В этом случае попадание гармонической помехи на информационный вход рассматриваемого путевого приемника вызовет возбуждение дискриминатора и, следовательно, подрабатывание исполнительного реле. Это снижает уровень надежности и безопасности функционирования устройств железнодорожной автоматики. Наиболее близким к предлагаемому устройству по технической сущности является фазочувствительный приемник, в котором оценивается и амплитуда, и фаза входного сигнала. Блоком, оценивающим амплитуду и фазу входного сигнала, можно считать автогенератор с подключенными к его входам вторичными обмотками путевого, дополнительного и местного трансформатора. Автогенератор же является и пороговым элементом, так как возбуждается лишь при определенном уровне путевого напряжения и соответствующей его фазе (учитывается фазовое соотношение путевого и напряжений вторичных обмоток дополнительного и местного трансформаторов). Таким образом известное устройство содержит блок оценки амплитуды входного сигнала с первым пороговым элементом и блок оценки фазы входного сигнала.
Однако известный приемник обладает следующими недостатками. При колебаниях фазы информационного сигнала, происходящих вследствие изменений сопротивления балласта или сопротивления токопроводящих стыков, амплитуда результирующего колебания напряжения на входе автогенератора может уменьшаться ниже порогового уровня. В результате путевое реле обесточится, ложно зафиксировав занятое состояние рельсовой линии. Кроме того, воздействие случайных помех на информационный вход приемника приводит к возбуждению автогенератора и срабатыванию путевого реле. Это снижает уровень безопасности такого приемника.
Цель изобретения повышение безопасности функционирования.
Это обеспечивается следующим образом. Известно, что на входе приемника сигналов рельсовой линии действует смесь y(t) полезного сигнала Uп(t)cos(Wt ϕ ) и помех, в частном случае гауссовских n(t), причем n(t)∈N(O,σ2п), где σ2п дисперсия помех.
y(t) Uп(t) cos(Wt ϕ ) + n(t)
Входная реализация y(t) является случайным процессом, поскольку в рельсовой линии действуют помехи n(t), а параметры рельсовой линии, прежде всего сопротивление балласта и сопротивление токопроводящих стыков, непрерывно изменяются. Информация о параметрах случайного процесса, в частности, о фазе сигнала ϕ содержится во входной реализации y(t). Для того, чтобы получить эту информацию, т. е. найти наиболее вероятное значение оцениваемого параметра, требуется построить функцию правдоподобия. Для рассматриваемого случая с учетом дискретизации процесса y(t) так, что y(tк) yк, tк tк-1 Δt const, наиболее вероятная оценка параметра ϕ вычисляется по формуле n(Wtк+)]
Физический смысл такого преобразования следующий. На приемном конце рельсовой линии обычно известна частота W рабочего сигнала. Поэтому в приемнике осуществляется синхронное (строго говоря квазисинхронное) детектирование рабочего сигнала путем перемножения его с сигналом местного генератора. В формуле это преобразование представлено в виде произведений
(cos(Wtк+)-yк]sin(Wtк+) и
-cos(Wtк+)cos(Wtк+) В результате таких преобразований на входе сумматора получаются отсчеты сигнала, пропорциональные фазе входного колебания. Согласно центральной предельной теореме теории вероятностей накопленная статистика по вероятности сходится к среднему значению фазы входного сигнала. Как показали результаты математического моделирования для получения оценки фазы входного сигнала с достаточной для практики точностью, объем выборки должен находиться в пределах 10-20 значений.
В числителе формулы для оценки фазы приведена формула для расчета функции правдоподобия, которая получается как разница между оценкой сигнала cos(Wtк+) и отсчетом входной реализации yк. В знаменателе формулы приведено выражение для расчета нормировочного коэффициента.
На основании приведенного алгоритма реализован блок оценки фазы входного сигнала предлагаемого фазочувствительного приемника.
Отличительными признаками приемника являются следующие: входной управляемый дискретизатор, выход которого соединен с информационными входами блоков оценки амплитуды и фазы входного сигнала, первый сумматор, второй пороговый элемент, выходной элемент U, к входам которого подключены выходы первого и второго пороговых элементов, тактовый генератор, выходы которого соединены с управляющими входами управляемого дискретизатора и блока оценки фазы входного сигнала, который содержит каскадно-соединенные первый перемножитель, второй сумматор, синусно-косинусный блок, синусным выходом подключенный к второму перемножителю, третий сумматор и делитель, выход которого является выходом блока оценки фазы, четвертый сумматор, выход которого подключен к второму входу делителя, задатчик частоты W, задатчик сигнала 0,5, третий и четвертый перемножители, первые входы которых подключены к косинусному выходу синусно-косинусного блока, первый и второй вычитатели, первые входы которых соединены с выходом третьего перемножителя, вторые входы соответственно с выходами управляемого дискретизатора и задатчика сигнала 0,5, выход первого вычитателя соединен с вторым входом второго перемножителя, а выход второго вычитателя с вторым входом четвертого перемножителя, выход которого соединен с первым входом четвертого сумматора, второй вход которого объединен с вторым входом третьего сумматора и через делитель частоты подключен к выходу тактового генератора, а третьи входы третьего и четвертого сумматоров соединены с собственными выходами через второй и третий элементы задержки соответственно, второй вход первого сумматора соединен с выходом делителя, первый вход первого перемножителя является управляющим входом блока оценки фазы входного сигнала, второй вход соединен с выходом задатчика частоты W, а второй вход третьего перемножителя соединен с выходом блока оценки.
Указанная совокупность признаков обеспечивает возможность отслеживания истинных параметров сигнала, что исключает влияние помех и других мешающих факторов на функционирование приемника.
На чертеже представлена функциональная схема предлагаемого приемника.
Приемник содержит блок 1 оценки амплитуды входного сигнала с первым пороговым элементом 2, блок 3 оценки фазы входного сигнала, входной управляемый дискретизатор 4, первый сумматор 5, один из входов которого подключен к выходу блока 3, а два другие соединены с собственным выходом сумматора 5 через первый 6 элемент задержки и компаратор 7. Другой вход компаратора 7 соединен с общей шиной. Выход сумматора 5 соединен также с входом второго порогового элементов. Выходы первого 2 и второго 8 пороговых элементов подключены к входам выходного элемента И 9. Тактовый генератор 10 подключен к управляющим входам дискретизатора 4 и блока 3. Блок 3 оценки фазы входного сигнала содержит каскадно-соединенные первый перемножитель 11, второй сумматор 12, синусно-косинусный блок 13, второй 14 перемножитель, третий сумматор 15 и делитель 16, выход которого является выходом блока 3. В состав блока 3 входят также четвертый сумматор 17, выход которого соединен с вторым входом делителя 16, третий 18 и четвертый 19 перемножители, первый 20 и второй 21 вычитатели, задатчик 22 частоты W, задатчик 23 сигнала 0,5 (задатчики 22, 23 на чертеже не показаны), делитель 24 частоты и первый 25 и второй 26 элементы задержки, через которые выходы сумматоров 15 и 17 соответственно соединены с собственными входами, третьи их входы объединены и через делитель 24 частоты подключены к выходу тактового генератора 10, к которому подключен также первый вход перемножителя 11. Другой его вход соединен с задатчиком 22 частоты W. Второй вход сумматора 12 подключен к выходу делителя 16. Первые входы перемножителей 18 подключены к косинусному выходу блока 13, второй вход перемножителя 18 соединен с выходом блока 1, а выход с первыми входами первого 20 и второго 21 вычитателей. Второй вход вычитателя 20 является информационным входом блока 3, а выход соединен с вторым входом перемножителя 14. Второй вход вычитателя 21 соединен с задатчиком сигнала 0,5, выход с вторым входом перемножителя 19, выход которого соединен с одним из входов сумматора 17. Выход блока 1 соединен с входом пятого сумматора 27, изображенного схематично. Блоки 1, 2 и 27 образуют канал 28 обработки амплитуды входного сигнала. Блоки 1 и 27 выполнены по одинаковым схемам аналогичных блоков известного приемника. Они могут быть выполнены и по другим известным схемам аналогичных блоков. Синусно-косинусный блок 13 представляет собой блок для вычисления функций sin(Wt) и cos(Wt).
Приемник работает следующим образом.
Входной сигнал y(t) дискретизируется в дискретизаторе 4 через равные промежутки времени Δt. Интервал Δ t задается тактовым генератором 10. Отсчеты yк с выхода дискретизатора 4 поступают на один из входов вычитателя 20 и на вход блока 1 оценки амплитуды входного сигнала. Одновременно отсчеты tк тактового генератора подаются на первый вход перемножителя 11, на другом входе которого присутствует сигнал частоты W. Произведение Wtк с выхода перемножителя 11 поступает на первый вход сумматора 12, на второй вход которого подается с выхода блока 3 (с выхода делителя 16) сигнал оценки фазы входного сигнала . C выхода сумматора 12 сигнал суммы (Wtк + ) поступает на вход синуснокосинусного блока 13, где вычисляются значения функций sin(Wtк + ) и cos(Wtк + ). С синусного выхода сигнал поступает на первый вход перемножителя 14, а с косинусного на первые входы перемножителей 18 и 19. На второй вход перемножителя 18 поступает оценка амплитуды полезного сигнала с выхода блока 1. Полученное на выходе перемножителя 18 произведение cos(Wtк+) поступает на вторые входы первого 20 и второго 21 вычитателей. На выходе первого вычитателя 20 образуется сигнал разности cos(Wtк+)-yк. Этот сигнал перемножается с сигналом sin(Wtк+) в перемножителе 14 и полученное произведение [cos(Wtк+)-yк]sin(Wtк+) являющееся отсчетом функции правдоподобия для входного сигнала y(t), подается на первый вход сумматора 15, где складывается с предыдущим значением суммы, поступающей на второй вход сумматора 15 с его выхода через элемент 25 задержки. Время задержки элементов 6, 25, 26 выбрано равным интервалу дискретизации Δt.
Операция накопления суммы в сумматоре 15 обеспечивается посредством соединения его выхода с вторым входом через элемент 25.
На выходе вычитателя 21 образуется сигнал, пропорциональный
разности [0,5-cos(Wtк+)] который затем перемножается в перемножителе 19 со значениями функции cos(Wtк + ). Произведение [0,5-cos(Wtк+)]·cos(Wtк+) поступает на первый вход сумматора 17, в котором аналогично процессу в сумматоре 15 происходит накопление суммы, поступающей с его выхода на второй вход через элемент 26 задержки. Управление работой сумматоров 15, 17 осуществляется с помощью тактового генератора 10 и делителя 24 частоты. На выходе делителя 24 присутствует сигнал частоты, в 10 раз меньшей частоты тактового генератора. Управляющие импульсы с делителя 24 используются для считывания результатов суммирования на выходах сумматоров 15 и 17. Полученные значения сумм подаются на входы делителя 16, с выхода которого оценка подается на вход сумматора 5, где по формуле
S= S+
Sϕs 0=0 вычисляется кумулятивная сумма S ϕs.
ϕн, ϕш значения фазы сигнала, соответствующие незанятому состоянию рельсовой линии и шунтовому режиму. σϕ2 дисперсия фазы ϕs.
Кумулятивная сумма S ϕs (или статистика S ϕs) используется для контроля состояния рельсовой линии по получаемым значениям фазы полезного сигнала.
В случае, когда оценки фазы находятся в области значений, соответствующих нормальному режиму работы рельсовой цепи, происходит накопление кумулятивной суммы Sϕs, и при превышении некоторого фиксированного порога, задаваемого пороговым элементом 8, выдается управляющий сигнал логической единицы на один из входов элемента И 9. При этом, если амплитуда входного сигнала выше порога, заданного элементом 2, то с выхода последнего также подается сигнал логической "1" на другой вход элемента И 9. В этом случае на выходе элемента И 9 присутствует сигнал высокого уровня, соответствующий свободному состоянию рельсовой линии.
В случае, когда на любом из входов элемента 9 сигнал логической единицы отсутствует, на выходе элемента 9 будет сигнал низкого уровня, соответствующий занятому или неисправному состоянию рельсовой линии.
В случае, когда оценки фазы находятся в области значений, соответствующих шунтовому режиму, накопления кумулятивной сумммы не происходит. Если на каком-либо i-ом шаге приращение кумулятивной суммы становится отрицательным, открывается выход компаратора 7 и производится принудительное обнуление сумматора 5.
Формула изобретения: ФАЗОЧУВСТВИТЕЛЬНЫЙ ПРИЕМНИК ДЛЯ РЕЛЬСОВОЙ ЦЕПИ, содержащий блок определения среднего значения амплитуды входного сигнала, пороговый элемент и блок определения среднего значения фазы входного сигнала, отличающийся тем, что он снабжен управляемым дискретизатором, сумматорами, элементом задержки, компаратором, дополнительным пороговым элементом и элементом И, входы которого подключены к выходам одного и другого пороговых элементов, входы которых подключены соответственно к выходам одного и другого сумматоров, один, другой и третий входы первого сумматора подключены соответственно к выходу компаратора, один вход которого заземлен, а другой соединен с выходом первого сумматора, соединенным с входом элемента задержки, к выходу элемента задержки и к выходу блока определения среднего значения фазы входного сигнала, один вход которого соединен с первым выходом генератора импульсов, второй выход которого подключен к входу управления управляемого дискретизатора, выходом подключенного к входу блока определения среднего значения амплитуды входного сигнала, первому входу второго сумматора и второму входу блока определения среднего значения фазы входного сигнала, третий вход которого подключен к одному выходу блока определения среднего значения амплитуды входного сигнала, другой выход которого подключен к второму входу второго сумматора, а блок определения среднего значения фазы входного сигнала включает в себя перемножители, вычитатели, сумматоры, делители, вычислитель синусов и косинусов, элементы задержки, генератор сигнала фиксированной частоты и генератор сигнала фиксированного уровня 0,5, причем выход первого перемножителя подключен к входам первого сумматора, выходом подключенного к входу вычислителя синусов и косинусов, синусным выходом подключенного к одному входу второго перемножителя, выходом подключенного к одному входу второго сумматора, первые входы третьего и четвертого перемножителей подключены к косинусному выходу вычислителя синусов и косинусов, выход третьего перемножителя подключен к одним из входов вычитателей, другой вход одного из которых подключен к выходу генератора сигнала фиксированного уровня 0,5, а выход соединен с вторым входом четвертого перемножителя, выход которого подключен к второго входу второго перемножителя, выход которого соединен с первым входом третьего сумматора, второй вход которого подключен к соединенному с вторым входом третьего сумматора выходу первого делителя, третьи входы второго и третьего сумматоров подключены к собственным выходам через один и другой элементы задержки соответственно, второй вход первого сумматора соединен с выходом второго делителя, а выход первого перемножителя соединен с выходом генератора сигнала фиксированной частоты, при этом вторым входом первого перемножителя и входом первого делителя образован первый вход блока, вторым входом второго вычитателя и вторым входом третьего перемножителя соответственно второй и третий входы блока, а выходом второго делителя - выход блока.