Forbidden

You don't have permission to access /zzz_siteguard.php on this server.

ОБНАРУЖИТЕЛЬ СИГНАЛА ДЛЯ ДОПЛЕРОВСКОГО РАДИОЛОКАТОРА - Патент РФ 2045763
Главная страница  |  Описание сайта  |  Контакты
ОБНАРУЖИТЕЛЬ СИГНАЛА ДЛЯ ДОПЛЕРОВСКОГО РАДИОЛОКАТОРА
ОБНАРУЖИТЕЛЬ СИГНАЛА ДЛЯ ДОПЛЕРОВСКОГО РАДИОЛОКАТОРА

ОБНАРУЖИТЕЛЬ СИГНАЛА ДЛЯ ДОПЛЕРОВСКОГО РАДИОЛОКАТОРА

Патент Российской Федерации
Суть изобретения: Использование: в доплеровских радиолокаторах. Сущность изобретения: обнаружитель содержит аналогоцифровой преобразователь 1, блок 2 буферной памяти, блок 3 памяти, первый 4 и второй 10 цифроаналоговые преобразователи, смеситель 5, первую 6 и вторую 12 дисперсионные линии задержки, детектор 7, пороговый блок 8, блок 9 постоянной памяти весовых коэффициентов, формирователь 11 коротких импульсов, блок 13 управления, блок 14 анализа помехи, элемент И 15. Введение блока 14 и элемента 15 позволяет повысить эффективность обнаружения при пропадании помех путем исключения потерь весовой обработки. 1 з. п. ф-лы, 2 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2045763
Класс(ы) патента: G01S13/52
Номер заявки: 4892237/09
Дата подачи заявки: 17.12.1990
Дата публикации: 10.10.1995
Заявитель(и): Даугавпиллское высшее военное авиационное инженерное училище
Автор(ы): Косенюк Г.В.; Солодкий В.Г.; Васильев О.В.; Кузьменко А.А.
Патентообладатель(и): Ставропольское высшее авиационное инженерное училище противовоздушной обороны им.Маршала авиации В.А.Судца
Описание изобретения: Изобретение относится к радиолокации и может быть использовано для селекции движущихся целей в доплеровских радиолокационных станциях (РЛС).
Известное устройство обработки сигналов доплеровской РЛС, содержащее схему памяти, имеющую последовательно-параллельную структуру и состоящую из последовательного регистра памяти, ряда параллельных регистров и регистра считывания, спектроанализатор, имеющий последовательно соединенные первую дисперсионную ультразвуковую линию задержки, смеситель, вторую дисперсионную ультразвуковую линию задержки, пиковый детектор и пороговое устройство, схему управления, причем третий выход схемы управления связан с последовательным регистром памяти, второй выход с параллельными регистрами памяти и регистром считывания, а первый выход с входом первой дисперсионной ультразвуковой линии задержки, выход регистра считывания соединен с вторым входом смесителя, вход последовательного регистра памяти является входом, а выход порогового устройства выходом устройства обработки сигналов.
Недостатком данного устройства является низкая эффективность обнаружения целей, обусловленная потерями сигнала, вызванными тем, что процессы записи и считывания информации разделены во времени. Применение схемы памяти на приборах с зарядовой связью вызывает дополнительные потери сигнала вследствие неполного переноса заряда и наличия темновых токов, свойственных приборам с зарядовой связью.
Наиболее близким к изобретению является обнаружитель сигнала для доплеровского радиолокатора, содержащий последовательно соединенные аналого-цифровой преобразователь, вход которого является входом обнаружителя, блок буферной памяти, блок памяти, первый цифроаналоговый преобразователь, смеситель, первую дисперсионную линию задержки, детектор и пороговый блок, выход которого является выходом обнаружителя, последовательно соединенные блок постоянной памяти весовых коэффициентов и второй цифроаналоговый преобразователь, выход которого соединен с опорным входом первого цифроаналогового преобразователя, последовательно соединенные формирователь коротких импульсов и вторую дисперсионную линию задержки, выход которой соединен с вторым входом смесителя, а также блок управления, первый выход тактирования которого подключен к входу формирователя коротких импульсов, второй выход тактирования соединен с вторым входом аналого-цифрового преобразователя, выход управления считыванием весовых коэффициентов и выход адреса весовых коэффициентов подключены соответственно к тактовому и адресному входам блока постоянной памяти весовых коэффициентов, выход адреса записи и выход адреса считывания, подключенные соответственно к адресным входам записи и считывания блока памяти и блока буферной памяти, первые выходы управления записью и считывания подключены соответственно к тактовым входам записи и считывания блока буферной памяти, а вторые выходы управления записью и считыванием подключены соответственно к тактовым входам записи и считывания блока памяти.
Недостатком данного устройства является низкая эффективность обнаружения цели при отсутствии помехи, обусловленная тем, что применение взвешивания сигнала создает потери в 2.4 раза.
Цель изобретения повышение эффективности обнаружения цели при отсутствии пассивных и широкополосных активных помех.
Указанная цель достигается тем, что в обнаружитель сигнала для доплеровского радиолокатора, содержащий последовательно соединенные аналого-цифровой преобразователь, первый вход которого является входом обнаружителя, блок буферной памяти, блок памяти, первый цифроаналоговый преобразователь, смеситель, первую дисперсионную линию задержки, детектор и пороговый блок, выход которого является выходом обнаружителя, последовательно соединенные блок постоянной памяти весовых коэффициентов и второй цифроаналоговый преобразователь, выход которого соединен с опорным входом первого цифроаналогового преобразователя, последовательно соединенные формирователь коротких импульсов и вторую дисперсионную линию задержки, выход которой соединен с вторым входом смесителя, а также блок управления, первый выход тактирования которого подключен к входу формирователя коротких импульсов, второй выход тактирования соединен с вторым входом аналого-цифрового преобразователя, выход адреса весовых коэффициентов подключен к адресному входу блока постоянной памяти весовых коэффициентов, выход адреса записи и выход адреса считывания подключены соответственно к адресным входам записи и считывания блока памяти и блока буферной памяти, первые выходы управления записью и считыванием подключены соответственно к тактовым входам записи и считывания блока буферной памяти, а вторые выходы управления записью и считыванием подключены соответственно к тактовым входам записи и считывания блока памяти дополнительно введены блок анализа помехи и элемент И, причем первый вход элемента И соединен с выходом управления считыванием весовых коэффициентов блока управления, второй вход через блок анализа помехи соединен с выходом порогового блока, а выход соединен с тактовым входом блока постоянной памяти весовых коэффициентов.
На фиг. 1 изображена блок-схема предлагаемого обнаружителя; на фиг. 2 блок-схема блока анализа помехи.
Формирователь сигнала для доплеровского радиолокатора содержит последовательно соединенные аналого-цифровой преобразователь 1, первый вход которого является входом обнаружителя, блок 2 буферной памяти, блок 3 памяти, первый цифроаналоговый преобразователь 4, смеситель 5, первую дисперсионную линию 6 задержки, детектор 7, пороговый блок 8, выход которого является выходом обнаружителя, последовательно соединенные блок 9 постоянной памяти весовых коэффициентов и второй цифроаналоговый преобразователь 10, выход которого соединен с опорным входом первого цифроаналогового преобразователя 4, последовательно соединенные формирователь 11 коротких импульсов и вторую дисперсионную линию 12 задержки, выход которой соединен с вторым входом смесителя 5, а также блок 13 управления, первый выход тактирования соединен с вторым входом аналого-цифрового преобразователя 1, выход адреса весовых коэффициентов подключен к адресному входу блока 9, выход адреса записи и выход адреса считывания подключены соответственно к адресным входам записи и считывания блока 3 памяти и блока 2 буферной памяти, первые выходы управления записью и считыванием подключены соответственно к тактовым входам записи и считывания блока 2 буферной памяти, а вторые выходы управления записью и считыванием подключены соответственно к тактовым входам записи и считывания блока 3 памяти, блок 14 анализа помехи и элемент И 15, причем первый вход элемента И 15 соединен с выходом управления считыванием весовых коэффициентов блока 13 управления, второй вход через блок 14 анализа помехи соединен с выходом порогового блока 8, а выход соединен с тактовым входом блока 9 постоянной памяти весовых коэффициентов.
Блок 14 анализа помехи содержит триггер 16, блок 17 задержки с N выходами, где N количество анализируемых элементов дальности, элемент И 17, причем вход триггера 16 соединен с входом блока 17 задержки, выходы блока задержки подсоединены к входам элемента И 18, а выход элемента И 18 является выходом блока анализа помехи.
Обнаружитель работает следующим образом.
Входной сигнал в виде набора дискретных отсчетов аналогового видеосигнала поступает на аналого-цифровой преобразователь 1, который осуществляет преобразование сигналов из аналоговой формы в цифровую по тактовым импульсам, поступающим с выхода блока 13 управления. В течение длительности одного импульса выборка и квантование осуществляются Р раз.
Таким образом, сигнал на выходе аналого-цифрового преобразователя 1, содержащий информацию от одного элемента дальности, представляется в виде Р n-разрядных параллельных двоичных кодов, где n разрядность аналого-цифрового преобразователя 1. В течение первого периода повторения накопление информации от соответствующих элементов дальности происходит в первых Р ячейках памяти блока 2 буферной памяти, в течение второго периода повторения в следующих Р ячейках памяти блока 2 буферной памяти и т.д.
Адреса ячеек, в которые осуществляется запись информации, и тактовые импульсы разрешения записи поступают в блок 2 буферной памяти с выхода блока 13 управления. После заполнения блока 2 буферной памяти начинается считывание заполненного кадра информации, считывание осуществляется сначала с ячеек памяти, соответствующих первому элементу дальности, затем с соответствующих второму элементу дальности, и так Q раз. Процесс считывание организуется управляющими сигналами с выхода блока 13 управления.
Параллельно процессу считывания в обнаружителе выполняется ряд операций. Во-первых, начинается очередной цикл записи информации в ячейки памяти блока 2 буферной памяти.
Во-вторых, одновременно со считыванием информации формируется ЛЧМ-радиоимпульс посредством возбуждения второй дисперсионной линии 12 задержки наносекундных импульсов с выхода формирователя 11 коротких импульсов. Сигнал в виде n-разрядных двоично-кодированных выборов поступает на вход цифроаналогового преобразователя 4, который формирует на своем выходе сигнал в виде аналоговых дискретов, амплитуда которых пропорциональна соответствующему им коду и значению весовой функции, соответствующей данной выборке. Это означает, что параллельно считыванию информации каждого элемента дальности осуществляется процесс весовой обработки путем изменения опорного напряжения, подаваемого на опорный вход первого цифроаналогового преобразователя 4 с выхода второго цифроаналогового преобразователя 10, который формирует на своем выходе напряжение, соответствующее значениям весовых коэффициентов, хранящихся в блоке 9 постоянной памяти весовых коэффициентов и считываемым оттуда по управляющим сигналам, поступающим с выхода блока 13 управления через элемент И 15. Аналоговый взвешенный сигнал с выхода первого цифроаналогового преобразователя 4 поступает на первый вход смесителя 5, на второй вход которого одновременно поступает ЛЧМ-радиоимпульс, сформированный второй дисперси- онной линией 12 задержки. Сигнал с выхода смесителя 5 подается на первую дисперсионную линию 6 задержки. Сигнал с выхода первой дисперсионной линии 6 задержки поступает через детектор 7 на пороговый блок 8, сигнал на выходе которого является выходным сигналом обнаружителя.
Сигнал с выхода порогового блока 8 поступает на вход триггера 16 в блоке 14 анализа помехи. Порог срабатывания триггера 16 устанавливается на уровне, определяемом критерием обнаружения. При наличии сигналов на выходе порогового блока 8, превышающих порог срабатывания триггера 16, на выходе триггера 16 сформируется сигнал "1" логического уровня с длительностью, равной времени превышения порога сигналом с выхода порогового блока 8. Сигнал с выхода триггера 16 поступает на блок 17 задержки с N выходами. Расстояние между выходами блока 17 задержки равно длительности зондирующего импульса радиолокатора τn. Выходы блока 17 задержки подключены к N-входовому элементу И 18. Блок 17 задержки совместно с элементом И 18 служит для различения коротких сигналов, отраженных от точечной цели, и протяженных сигналов помехи. Анализ производится по N рядом расположенным элементам дальности. Сигнал "1" логического уровня формируется на выходе элемента И 18 при наличии помехи, занимающей не менее N элементов дальности, а "0" при наличии короткого сигнала, отраженного от точечной цели.
При отсутствии помехи блок 14 анализа помеха выдает сигнал "0" логического уровня, который поступает на второй вход первого элемента И 15 и не пропускает сигнал с выхода управления считыванием весовых коэффициентов блока 13 управления на тактовый вход блока 9 постоянной памяти весовых коэффициентов, с выхода которого в этом случае поступает весовой коэффициент, равный единице. Таким образом, при отсутствии протяженной помехи производится обработка с постоянным весовым коэффициентом, равным единице, или обработка без взвешивания. Это дает выигрыш в мощности полезного сигнала в 2.4 раза.
При появлении в N рядом стоящих элементах дальности сигнала с выхода порогового блока 8 блок 14 анализа помехи выдает на второй вход элемента 15 И сигнал "1" логического уровня и на тактовый вход блока 9 постоянной памяти весовых коэффициентов поступают тактовые импульсы и производится обработка сигналов со взвешиванием, как было описано выше.
Формула изобретения: 1. ОБНАРУЖИТЕЛЬ СИГНАЛА ДЛЯ ДОПЛЕРОВСКОГО РАДИОЛОКАТОРА, содержащий последовательно соединенные аналого-цифровой преобразователь, первый вход которого является входом обнаружителя, блок буферной памяти, блок памяти, первый цифроаналоговый преобразователь, смеситель, первую дисперсионную линию задержки, детектор и пороговый блок, выход которого является выходом обнаружителя, последовательно соединенные блок постоянной памяти весовых коэффициентов и второй цифроаналоговый преобразователь, выход которого соединен с опорным входом первого цифроаналогового преобразователя, последовательно соединенные формирователь коротких импульсов и вторую дисперсионную линию задержки, выход которой соединен с вторым входом смесителя, а также блок управления, первый выход тактирования которого подключен ко входу формирователя коротких импульсов, второй выход тактирования соединен с вторым входом аналого-цифрового преобразователя, выход адреса весовых коэффициентов подключен к адресному входу блока постоянной памяти весовых коэффициентов, а выход адреса записи и выход адреса считывания подключены соответственно к адресным входам записи и считывания блока памяти и блока буферной памяти, первые выходы управления записью и считыванием блока управления подключены соответственно к тактовым входам записи и считывания блока буферной памяти, а вторые выходы управления записью и считыванием подключены соответственно к тактовым входам записи и считывания блока памяти, отличающийся тем, что, с целью повышения эффективности обнаружения цели при отсутствии пассивных и широкополосных активных помех, введены блок анализа помехи и элемент И, причем первый вход элемента И соединен с выходом управления считыванием весовых коэффициентов блока управления, второй вход элемента И через блок анализа помехи соединен с выходом порогового блока, а выход элемента И соединен с тактовым входом блока постоянной памяти весовых коэффициентов.
2. Обнаружитель по п.1, отличающийся тем, что блок анализа помехи содержит триггер, блок задержки с N выходами, где N количество анализируемых элементов дальности, и элемент И, причем выход триггера соединен с входом блока задержки, выходы блока задержки подсоединены к входам элемента И, а выход элемента И является выходом блока анализа помехи.