Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МЕСТ ПОВРЕЖДЕНИЯ НАПОРНОГО ТРУБОПРОВОДА
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МЕСТ ПОВРЕЖДЕНИЯ НАПОРНОГО ТРУБОПРОВОДА

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МЕСТ ПОВРЕЖДЕНИЯ НАПОРНОГО ТРУБОПРОВОДА

Патент Российской Федерации
Суть изобретения: Сущность изобретения: устройство содержит управляемый делитель частоты, вход которого подключен к выходу генератора тактовых импульсов, а выход к синхровходу блока управления устройством, переключатель режима, выход которого подключен к управляющему входу управляемого делителя и первому блоку управления устройством, регистр результата, входом подключенный к выходу накопительного блока оперативной памяти и входу начальной установки реверсивного счетчика накопления, а выходом к входу цифроаналогового преобразователя, второй счетчик задержки, вход начальной установки которого подключен к выходу счетчика установки задержки и входу начальной установки первого счетчика задержки, а выход к второму входу элемента И, переключатель установки скорости, подключенный к управляющему входу перестраиваемого генератора, причем выход реверсивного счетчика накопления соединен с входом накопительного запоминающего устройства, выход стробирующего сигнала схемы управления подключен к синхровходу индикатора и входу разрешения начальной установки первого счетчика задержки, первый выход блока управления устройством подключен к первому управляющему входу блока формирования приращения, второй управляющий вход которого подключен к второму выходу блока управления устройством, третий выход которого подключен к синхровходу схемы управления, вход начальной установки которой подключен к первым входам с первого по четвертый блоков управления памятью, входу управления индикатора расстояния и к четвертому выходу блока управления устройством, пятый и шестой выходы которого подключены соответственно к входам разрешения записи первых и вторых буферных блоков оперативной памяти первой и второй пар, седьмой и восьмой выходы к вторым и третьим входам первого и третьего блоков управления памятью, девятый и десятый выходы к вторым и третьим входам второго и четвертого блоков управления памятью соответственно, вход разрешения записи накопительного блока оперативной памяти подключен к входу переключения адреса схемы управления и к одиннадцатому выходу блока управления устройством, двенадцатый выход которого подключен к четвертым входам блоков управления памятью, пятые входы первых двух из которых и пятые входы вторых двух из которых подключены к тринадцатому и четырнадцатому входам блока управления устройством, пятнадцатый выход которого подключен к старшему разряду входа начальной установки второго счетчика задержки, вход разрешения начальной установки которого подключен к входу кнопки маркера, к управляющему входу коммутатора и к десятому выходу блока управления устройством, шестнадцатый и семнадцатый выходы которого подключены соответственно к входам суммирования и вычитания первого счетчика задержки, восемнадцатый выход блока управления устройством подключен к второму синхровходу схемы управления и к входу управления начальной установкой реверсивного счетчика накопления, вход сброса которого подключен к девятнадцатому выходу блока управления устройством, двадцатый выход которого подключен к вычитающему входу второго счетчика задержки, шестые входы первых и вторых блоков управления первой и второй пар входных блоков оперативной памяти подключены к двадцать первому и двадцать второму выходам блока управления соответственно. 3 з. п. ф-лы, 7 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2046251
Класс(ы) патента: F17D5/06, G06F19/00
Номер заявки: 5058006/29
Дата подачи заявки: 07.08.1992
Дата публикации: 20.10.1995
Заявитель(и): Астафьев Владимир Александрович[UA]
Автор(ы): Астафьев Владимир Александрович[UA]
Патентообладатель(и): Астафьев Владимир Александрович[UA]
Описание изобретения: Изобретение относится к технике контроля трубопроводных систем.
Известно устройство для определения мест повреждения напорного трубопровода, содержащее датчики двух каналов, соединенные с усилителями, выходы которых подключены к входам формирователей импульсов, буферный блок оперативной памяти, вход которого подключен к выходу одного из формирователей импульсов, блок управления памятью, выход которого подключен к входу блока управления буферным блоком оперативной памяти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик накопления. Устройство позволяет определять местоположение течи через известные скорость звука, расстояние между датчиками и выявленную корреляционную задержку сигнала течи.
Недостаток устройства заключается в низкой чувствительности при высоком уровне помех и низком быстродействии, вследствие чего снижается точность определения места повреждения.
Известно также устройство для определения мест повреждения напорного трубопровода, содержащее датчики двух каналов, коррелятор в виде рабочего регистра сдвига, умножителя и суммирующей схемы, линию задержки из сдвиговых регистров, емкость памяти каждого из которых пропорциональна длине обследуемого "окна" участка трубопровода. Выходы регистров сдвига через многовходовый коммутатор подключены к рабочему регистру сдвига коррелятора.
Такое устройство имеет низкое быстродействие из-за необходимости повторения процессов приема и задержки сигналов, их корреляционной обработки, для каждого шага измерения временного запаздывания между сигналами, а также повторения этих процессов для каждого из "окон" в случае обзора всего участка трубопровода.
Известно устройство для обнаружения и определения местонахождения утечек жидкости, содержащее датчики двух каналов, соединенные с усилителями, формирователи импульсов, коррелятор, включающий блок регулируемой задержки, задающий генератор с делителем частоты, блок оперативной памяти, индикатор, триггеры управления.
Недостаток этого устройсства заключается в его низком быстродействии, так как обследование трубопровода ведется последовательным обследованием его "окон", а обследование всего участка трубопровода между датчиками не предусмотрено. Устройство имеет низкое быстродействие из-за необходимости повторения процессов приема и задержки сигналов, их корреляционной обработки для каждого шага измерения временного запаздывания между сигналами, а также необходимости вести запись и считывание данных в один блок оперативной памяти в одном такте, что увеличивает длительность этого такта.
Наиболее близким по технической сущности к заявляемому устройству является устройство для определения мест повреждения напорного трубопровода, содержащее датчики двух каналов, соединенные с усилителями, выходы которых подключены к входам формирователей импульсов, две пары буферных блоков оперативной памяти, информационные входы которых подключены к выходам первого и второго формирователей импульсов, с первого по четвертый блоки управления памятью, выходы которых подключены к входам управления соответствующих буферных блоков оперативной памяти, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с выходами буферных блоков оперативной памяти первой пары, а вторые с выходами буферных блоков оперативной памяти второй пары, коммутатор, входы которого подключены к выходам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок формирования приращения, входом подключенный к выходу коммутатора, реверсивный счетчик накопления, вход которого подключен к выходу блока формирования приращения, накопительный блок оперативной памяти, цифроаналоговый преобразователь (ЦАП), индикатор, первый вход которого подключен к выходу ЦАП, генератор тактовых импульсов, первый блок управления устройством, второй блок управления, первый выход которого подключен к адресному входу накопительного блока оперативной памяти, перестраиваемый генератор, элемент И, первый вход которого соединен с выходом перестраиваемого генератора, первый счетчик задержки, выход которого подключен к второму входу индикатора, счетчик установки задержки, кнопку маркера, выход которой подключен к входу счетчика установки задержки, индикатор расстояния до места утечки, счетчик расстояния, выход которого подключен к индикатору расстояния, блок переключателей установки расстояния между датчиками, группу сумматоров, входы которых подключены к блоку переключателей установки расстояния, а выходы к входу начальной установки счетчика расстояния.
Недостаток устройства заключается в его большой сложности и невысоком быстродействии, так как оно содержит два буферных регистра, блок оперативной памяти и блок управления устройством. Указанное устройство также имеет низкую точность локализации течи вследствие приближенного определения пика корреляционной функции и корреляционной задержки.
В основу изобретения положена задача упростить устройство для определения мест повреждения напорного трубопровода, не снижая его технологических и функциональных возможностей, повысить быстродействие и точность путем обследования трубопровода в режимах с различным пространственно-временным масштабом определения корреляционной функции между сигналами от датчиков.
Указанная задача решается тем, что в устройство для определения мест повреждения трубопровода, содержащее датчики двух каналов, соединенные с усилителями, выходы которых подключены к входам формирователей импульсов, две пары буферных блоков оперативной памяти, информационные входы которых подключены к выходам первого и второго формирователей импульсов, с первого по четвертый блоки управления памятью, выходы которых подключены к входам управления соответствующих буферных блоков оперативной памяти, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с выходами буферных блоков оперативной памяти первой пары, а вторые с выходами буферных блоков оперативной памяти второй пары, коммутатор, входы которого подключены к выходам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок формирования приращения, входом подключенный к выходу коммутатора, реверсивный счетчик накопления, вход которого подключен к выходу блока формирования приращения, накопительный блок оперативной памяти, ЦАП, индикатор, первый вход которого подключен к выходу ЦАП, генератор тактовых импульсов, первый блок управления устройством, второй блок управления, первый выход которого подключен к адресному входу накопительного блока оперативной памяти, перестраиваемый генератор, элемент И, первый вход которого соединен с выходом перестраиваемого генератора, первый счетчик задержки, выход которого подключен к второму входу индикатора, счетчик установки задержки, кнопку маркера, выход которой подключен к входу счетчика установки задержки, индикатор расстояния до места утечки, счетчик расстояния, выход которого подключен к индикатору расстояния, блок переключателей установки расстояния между датчиками, группу сумматоров, входы которых подключены к блоку переключателей установки расстояния, а выходы к входу начальной установки счетчика расстояния, согласно изобретению введены управляемый делитель частоты, вход которого подключен к выходу генератора тактовых импульсов, а выход к синхровходу блока управления устройством, переключатель режима, выход которого подключен к управляющему входу управляемого делителя частоты и первому блоку управления устройством, регистр результата, входом подключенный к выходу накопительного блока оперативной памяти и входу начальной установки реверсивного счетчика накопления, а выходом к входу ЦАП, второй счетчик задержки, вход начальной установки которого подключен к выходу счетчика установки задержки и входу начальной установки первого счетчика задержки, а выход к второму входу элемента И, переключатель установки скорости, подключенный к управляющему входу перестраиваемого генератора, причем выход реверсивного счетчика накопления соединен с входом накопительного блока оперативной памяти, выход стробирующгео сигнала второго блока управления подключен к синхровходу индикатора и входу разрешения начальной установки первого счетчика задержки, первый выход первого блока управления устройством подключен к первому управляющему входу блока формирования приращения, второй управляющий вход которого подключен к второму выходу первого блока управления устройством, третий выход которого подключен к синхровходу второго блока управления, вход начальной установки которого подключен к первым входам с первого по четвертый блоков управления памятью, входу управления индикатора расстояния и к четвертому выходу первого блока управления устройством, пятый и шестой выходы подключены соответственно к входам разрешения записи первых и вторых буферных блоков оперативной памяти первой и второй пары, седьмой и восьмой выходы подключены к вторым и третьим входам первого и третьего блоков управления памятью, девятый и десятый выходы блока управления устройством подключены к вторым и третьим входам второго и четвертого блоков управления памятью соответственно, вход разрешения записи накопительного блока оперативной памяти подключен к входу переключения адреса второго блока управления и к одиннадцатому выходу первого блока управления устройством, двенадцатый выход которого подключен к четвертым входам блоков управления памятью, пятые входы первых двух из которых и пятые входы вторых двух из которых подключены к тринадцатому и четырнадцатому входам первого блока управления устройством, пятнадцатый выход которого подключен к старшему разряду входа начальной установки второго счетчика задержки, вход разрешения начальной установки которого подключен к входу кнопки маркера, к управляющему входу коммутатора и к десятому выходу первого блока управления устройством, а шестнадцатый и семнадцатый выходы подключены соответственно к входам суммирования и вычитания первого счетчика задержки, восемнадцатый выход первого блока управления устройством подключен к второму синхровходу второго блока управления и к входу управления начальной установкой реверсивного счетчика накопления, вход сброса которого подключен к девятнадцатому выходу первого блока управления уcтройcтвом, двадцатый выход которого подключен к вычитающему входу счетчика задержки, шестые входы первых и вторых блоков управления памятью первой и второй пар входных блоков оперативной памяти подключены к двадцать первому и двадцать второму выходам первого блока управления устройством соответственно.
Блок формирования приращения содержит первый и второй триггеры, D-входы которых подключены к выходу коммутатора, при этом инверсный выход первого триггера и выход второго триггера соединены соответственно с входами сложения и вычитания реверсивного счетчика накопления, причем первый управляющий вход блока подключен к синхровходам первого и второго триггеров, S-вход первого и R-вход второго из которых подключены к второму управляющему входу этого блока.
Первый блок управления содержит кнопку пуска, кнопку продолжения, переключатель положения окна, четыре выхода которого соответствуют четырем положениям окна просмотра участка трубопровода, счетчик тактов, имеющий восемь ступеней деления частоты, синхровход которого является синхровходом и вторым выходом блока, первый элемент НЕ, вход которого подключен к синхровходу, а выход является первым выходом блока, первый триггер, выход которого является третьим выходом блока, а синхровход и R-вход подключены к инверсному выходу третьей ступени и выходу второй ступени счетчика тактов, с второго по четвертый триггеры, синхровходы которых подключены соответственно к инверсным выходм с четвертой по шестую ступеней счетчика тактов, пятый и шестой триггеры, D-входы которых подключены соответственно к выходам третьего и четвертого триггеров, седьмой триггер, R-вход которого подключен к кнопке пуска и S-входу четвертого триггера, а синхровход подключен к выходу восьмой ступени счетчика тактов, выход первой ступени которого подключен к R-входам с второго по четвертый триггеров и к синхровходам пятого и шестого триггеров, а инверсный и прямой выходы седьмой ступени которого являются соответственно восьмым и десятым выходами блока, второй и третий элементы И, выходы которых являются пятым и шестым выходами блока, первые входы которых подключены к выходу второго триггера, а вторые входы к восьмому и десятому выходам блока, четвертый элемент И, входы которого подключены к выходам первого и пятого триггеров, а выход является восемнадцатым выходом блока, первый элемент ИЛИ, входами подключенный к выходу четвертого элемента И и выходу шестого триггера, пятый и шестой элементы И, первые входы которых подключены к выходу первого элемента ИЛИ, а вторые входы и выходы подключены соответственно к десятому и восьмому, седьмому и девятому выходам блока, седьмой элемент И, выход которого является девятнадцатым выходом блока, а первый и второй входы подключены к восемнадцатому выходу блока и инверсному выходу шестого триггера, второй элемент ИЛИ, выход которого подключен к R-входу восьмого триггера, а первый и второй входы подключены к инверсному выходу седьмого триггера и кнопке продолжения, восьмой элемент И, выход которого является одиннадцатым выходом блока, а первый и второй входы подключены к прямому и инверсному выходам третьего и восьмого триггеров, счетчик задания задержки, выход которого является двенадцатым выходом первого блока управления, вход управления начальной установки которого подключен к четвертому выходу блока, третий элемент ИЛИ, выход которого является пятнадцатым выходом блока, а входы подключены к второму и четвертому выходам переключателя положения окна, первый и четвертый выходы которого подключены к входам четвертого элемента ИЛИ, пятый элемент ИЛИ, входы которого подключены к третьему и четвертому входам переключателя положения окна, первый и четвертый выходы которого подключены к входам шестого элемента ИЛИ, выход которого является двадцатым выходом блока, второй и третий коммутаторы, первые и вторые входы которых подключены соответственно к инверсному и прямому выходам шестой ступени счетчика тактов, к выходам четвертого и пятого элементов ИЛИ, а выходы коммутаторов подключены к входам сложения и вычитания счетчика задания задержки, вход разрешения начальной установки которого подключен к четвертому выходу блока, третий и четвертый коммутаторы, выходы которых являются тринадцатым и четырнадцатым выходами блока, второй элемент НЕ, вход которого подключен к переключателю режима, девятый идесятый элементы И, первые входы которых подключены к входу второго элемента НЕ, а вторые входы к первому входу переключателя положения окна и выходу шестого элемента ИЛИ, одиннадцатый и двенадцатый элементы И, выходы которых являются шестнадцатым и семнадцатым выходами блока, а первые входы подключены к третьему выходу блока, пятый и шестой коммутаторы, выходы которых являются двадцать первым и двадцать вторым выходами блока, управляющие входы подключены к десятому выходу блока, причем D-входы с третьего по шестой, седьмого и восьмого треггеров подключены к источнику логической "1", при этом разряды, начиная с младших, входа начальной установки счетчика задания задержки подключены соответственно к источнику логического "0", выходу второго элемента НЕ и выходам девятого и десятого элементов И, одиннадцатый выход блока подключен к входам разрешения выдачи первого и второго коммутаторов, выход первого элемента ИЛИ подключен к входам разрешения выдачи третьего и четвертого коммутаторов, первые и вторые входы которых подключены соответственно к выходам шестой ступени счетчика тактов, второго элемента НЕ, пятого и четвертого элементов ИЛИ, вход второго элемента НЕ подключен к управляющим входам с первого по четвертый коммутаторов, выход четвертого элемента ИЛИ подключен к вторым прямому и инверсному входам одиннадцатого и двенадцатого элементов И, первый и второй входы пятого коммутатора, второй и первый входы шестого коммутатора подключены к выходам второго триггера и первого элемента НЕ соответственно.
Каждый блок управления памятью содержит коммутатор, первый, второй и управляющий входы которого являются соответственно первым, пятым и третьим входами блока, счетчик адреса, выход которого является выходом блока, вход установки в ноль которого подключен к выходу коммутатора, входы начальной установки и разрешения начальной установки являются четвертым и вторым входами блока, а вход сложения является шестым входом блока.
Благодаря указанным отличительным признакам обеспечивается надежное и качественное выявление и определение местоположения утечки с высокой степенью достоверности. Предлагаемое устройство проще, так как в нем отсутствуют сумматор, регистр перезаписи и дисплейный блок оперативной памяти. Оно имеет вдвое большее быстродействие, так как в нем процесс считывания из буферных блоков оперативной памяти данных, их перемножение на схеме ИСКЛЮЧАЮЩЕЕ ИЛИ и процесс накопления в счетчике накоплений выполняются не- зависимо в следующих друг за другом тактах. Данное устройство при тактовой частоте позволяет ускорить обследование большого участка трубопровода. Устройство имеет различное количество окон обследования и работает с различной перестраиваемой частотой дискретизации входных сигналов, что расширяет его функциональные возможности. При этом при управляемом изменении коэффициента деления перестраиваемого делителя частоты изменяется частота дискретизации сигнала, а с ней и пространственно-временной масштаб определяемой корреляционной функции.
Сравнение заявляемого технического решения с прототипом позволило установить соответствие его критерию "новизна". При изучении других известных технических решений в данной области техники признаки, отличающие заявляемое устройство от прототипа, не были выявлены, и поэтому они обеспечивают заявляемому техническому решению соответствие критерию "изобретательский уровень".
На фиг.1,2 и 3 показаны структурные схемы устройства для определения мест повреждения напорного трубопровода, его блока формирования приращения и блока вычисления расстояния соответственно; структурные схемы блоков управления устройством и управления памятью показаны на фиг.4, 5 и 6 соответственно; на фиг.7 представлена временная диаграмма работы блока управления устройством.
Устройство для определения мест повреждения напорного трубопровода содержит датчики 1 и 2 двух каналов, соединенные с усилителями 3 и 4, выходы которых подключены к входам формирователей 5 и 6 импульсов, две пары буферных блоков 7 и 8, 9 и 10 оперативной памяти, информационные входы которых подключены к выходам первого и второго формирователей 5 и 6, импульсов, с первого по четвертый блоки 11,14 управления памятью, выходы которых подключены к входам управления соответствующих буферных блоков 7,10 оперативной памяти, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и 16, первые входы которых соединены с выходами буферных блоков 7 и 8 оперативной памяти первой пары, а вторые с выходами буферных блоков 9 и 10 оперативной памяти второй пары, коммутатор 17, входы которого подключены к выходам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и 16, блок 18 формирования приращения, входом подключенный к выходу коммутатора 17, реверсивный счетчик 19 накопления, вход которого подключен к выходу блока 18 формирования приращения, накопительный блок 20 оперативной памяти, регистр 21 результата, ЦАП 22, индикатор 23, первый вход которого подключен к выходу ЦАП 22, генератор 24 тактовых импульcов, управляемый делитель 25 частоты, первый блок 26 управления устройством, блок 27 вычисления расстояния, переключатель 28 режима, второй блок 29 управления, выходом подключенный к адресному входу накопительного блока 20 оперативной памяти. Вход управляемого делителя 25 частоты подключен к выходу генератора 24 тактовых импульсов, а выход к синхровходу первого блока 26 управления устройством. Выход переключателя 28 режима подключен к управляющему входу управляемого делителя 25 частоты и первому блоку 26 управления устройством. Выход реверсивного счечтика 19 накопления соединен с входом накопительного блока 20 оперативной памяти, а регистр 21 результата входом подключен к выходу накопительного блока оперативной памяти и входу начальной установки реверсивного счетчика 19 накопления, а выходом к входу ЦАП 22.
Блк 18 формирования приращения (фиг.2) содержит первый и второй триггеры 30 и 31, D-входы которых подключены к выходу коммутатора 17, а инверсный выход первого триггера и выход второго триггера соединены соответственно с входами сложения и вычитания реверсивного счетчика 19 накопления, причем первый управляющий вход блока подключен к синхровходам первого и второго триггеров 30 и 31, S-вход триггера 30 и R-вход триггера 31 подключены к второму управляющему входу блока 18.
Блок 27 вычисления расстояния (фиг.3) содержит блок 32 переключателей установки расстояния между датчиками, группу сумматоров 33, входы которых подключены к блоку 32 переключателей установки расстояния, счетчик 34 расстояния, индикатор 35 расстояния до места утечки, переключатель 36 установки скорости, перестраиваемый генератор 37, элемент И 38, первый вход которого соединен с выходом перестраиваемого генератора 37, кнопку 39 маркера, счетчик 40 установки задержки, второй счетчик 41 задержки, первый счетчик 42 задержки, выход которого подключен к второму входу индикатора 23. Выходы группы сумматоров 33 подключены к входу начальной установки счетчика 34 расстояния, выход которого подключен к индикатору 35 расстояния. Выход кнопки 39 маркера подключен к входу счетчика 40 установки задержки, вход начальной установки второго счетчика 41 задержки подключен к выходу счетчика 40 установки задержки и входу начальной установки первого счетчика 41 задержки, а выход подключен к второму входу элемента И 38. Выход переключателя 36 установки скорости подключен к управляющему входу перестраиваемого генератора 37.
Первый блок 26 управления устройством (фиг.4 и 5) содержит кнопку 43 пуска, кнопку 44 продолжения, переключатель 45 положения окна, четыре выхода которого соответствуют четырем положениям окна просмотра участка трубопровода, счетчик 46 тактов, первый триггер 47, с второго по четвертый триггеры 48,50, синхровходы которых подключены соответственно к инверсным выходам с четвертой по шестую ступеней счетчика 46 тактов, пятый и шестой триггеры 51 и 52, D-входы которых подключены соответственно к выходам третьего 49 и четвертого 50 триггеров, седьмой триггер 53, R-вход которого подключен к кнопке 43 пуска и к S-входу четвертого триггера 50, а синхровход к выходу восьмой ступени счетчика 46 тактов, выход первой ступени которого подключен к R-входам с второго по четвертый триггеров 48, 49, 50 и к синхровходам пятого 51 и шестого 52 триггеров, восьмой триггер 54, второй 55 и третий 56 элементы И, первые входы которых подключены к выходу второго триггера 48, четвертый элемент И 57, входы которого подключены к выходам первого 47 и пятого 51 триггеров, с пятого по двенадцатый элементы И 58,65, первый элемент ИЛИ 66, входами подключенный к выходу четвертого элемента И 57 и выходу шестого триггера 52, второй элемент ИЛИ 67, выход которого подключен к R-входу восьмого триггера 54, а первый и второй входы подключены к инверсному выходу седьмого триггера 53 кнопке 44 продолжения, с третьего по шестой элементы ИЛИ 68,71, первый и второй коммутаторы 72 и 73, первые и вторые входы которых подключены соответственно к инверсному и прямому выходам шестой ступени счетчика 46 тактов, к выходам четвертого и пятого элементов ИЛИ 69 и 70, третий и четвертый коммутаторы 74 и 75, первый и второй элементы НЕ 76 и 77, счетчик 78 задания задержки, с первого по двадцать второй выходы 79,100, которые являются одноименными шинами управления устройства, пятый 101 и шестой 102 коммутаторы, выходы которых являются двадцать первым 99 и двадцать вторым 100 выходами первого блока управления.
Синхровход счетчика 46 тактов является синхровходом и вторым выходом 80 первого блока 26 управления, вход элемента НЕ 76 подключен к синхровходу блока 26, а выход является первым выходом 79 первого блока 26 управления. Выход первого триггера 47 является третьим выходом 81 блока 26, а синхровход и R-вход подключены к инверсному выходу третьей ступени и выходу второй ступени счетчика 46 тактов. Инверсный и прямой выходы седьмой ступени счетчика 46 тактов являются соответственно восьмым 86 и десятым 88 выходами первого блока 26 управления. Выходы второго 55 и третьего 56 элементов И являются пятым 83 и шестым 84 выходами блока 26, а вторые входы второго и третьего элементов И подключены к восьмому 86 и десятому 88 выходам блока 26 управления. Выход четвертого элемента И 57 является восемнадцатым 96 выходом первого блока 26 управления. Первые входы пятого 58 и шестого 59 элементов И подключены к выходу первого элемента ИЛИ 66, а вторые входы и выходы подключены соответственно к десятому 88 и восьмому 86, седьмому 85 и девятому 87 выходам блока 26 управления. Выход седьмого элемента И 60 является девятнадцатым выходом 97 блока 26, а его первый и второй входы подключены к восемнадцатому выходу 96 блока 26 и к инверсному выходу седьмого триггера 53. Выход восьмого элемента И 61 является одиннадцатым выходом 89 блока 26, а первый и второй входы подключены к прямому и инверсному выходам третьего 48 и восьмого 54 триггеров. Выход счетчика 78 задания задержки является двенадцатым выходом 90 и первого блока 26 управления, а его вход управления начальной установки подключен к четвертому выходу 82 первого блока 26 управления. Выход третьего элемента ИЛИ 68 является пятнадцатым выходом 93 блока 26, а его входы подключены к второму и четвертому выходам переключателя 45 положения окна, первый и четвертый выходы которого подключены к входам четвертого элемента ИЛИ 69. Входы пятого элемента ИЛИ 70 подключены к третьему и четвертому входам переключателя 45 положения окна, первый и четвертый выходы которого подключены к входам шестого элемента ИЛИ 71, выход которого является двадцатым выходом 98 первого блока 26 управления. Выходы первого и второго коммутаторов 72 и 73 подключены к входам сложения и вычитания счетчика 78 задания задержки, вход разрешения начальной установки которого подключен к четвертому выходу 82 первого блока 26 управления. Выходы третьего и четвертого коммутаторов 74 и 75 являются тринадцатым 91 и четырнадцатым 92 выходами первого блока 26 управления. Вход второго элемента НЕ 77 подключен к переключателю 28 режима. Первые входы девятого и десятого элементов И 62 и 63 подключены к входу второго элемента НЕ 77, а вторые входы подключены к первому входу переключателя 45 положения окна и выходу шестого элемента ИЛИ 71. Выходы одиннадцатого и двенадцатого элементов и 64 и 65 являются шестнадцатым 94 и семнадцатым 95 выходами блока 26, а их первые входы подключены к третьему выходу 81 блока 26 управления. D-входы с первого по четвертый 47, 50, седьмого 53 и восьмого 54 триггеров подключены к источнику логической "1". Разряды начиная с младших, входа начальной установки счетчика 78 задания задержки подключены соответствено к источнику логического "0", выходу второго элемента НЕ 77 и выходам девятого и десятого элементов И 62 и 63. Одиннадцатый выход 89 блока 26 подключен к входам разрешения выдачи первого и второго коммутаторов 72 и 73, выход первого элемента ИЛИ 66 подключен к входам разрешения выдачи третьего и четвертого коммутаторов 74 и 75, первые и вторые входы которых подключены соответственно к выходам шестой ступени счетчика 46 тактов, второго элемента НЕ 77, пятого и третьего 68 элементов ИЛИ. Выход второго элемента НЕ 77 подключен к управляющим входам с первого по четвертый коммутаторов 72,75, выход третьего элемента ИЛИ 68 подключен к вторым прямому и инверсному входам одиннадцатого и двенадцатого элементов И 64 и 65.
Выход стробирующего сигнала второго блока 29 управления подключен к синхровходу индикатора 23 и входу разрешения начальной установки первого счетчика 42 задержки, первый выход 79 первого блока 26 управления устройством подключен к первому управляющему входу блока 18 формирования приращения, второй управляющий вход которого подключен к второму выходу 80 блока 26 управления устройством. Третий выход 81 последнего подключен к синхровходу второго блока 29 управления, вход начальной установки которого подключен к первым входам с первого по четвертый блоков 11,14 управления памятью, входу управления индикатора 35 расстояния и к четвертому выходу 82 первого блока 26 управления устройством. Пятый 83 и шестой 84 выходы блока 26 подключены соответственно к входам разрешения записи первых 7, 9 и вторых 8, 10 буферных блоков оперативной памяти первой и второй пар, седьмой 85 и восьмой 86 выходы к вторым и третьим входам первого 11 и третьего 13 блоков управления памятью, девятый 87 и десятый 88 выходы к вторым и третьим входам второго 12 и четвертого 14 блоков управления памятью соответственно. Вход разрешения записи накопительного блока 20 оперативной памяти подключен к одиннадцатому выходу 89 блока 26 управления устройством, двенадцатый выход 90 которого подключен к четвертым входам блоков 11,14 управления памятью, пятые входы двух первых 11, 12 и пятые входы двух вторых 13, 14 из которых подключены к тринадцатому 91 и четырнадцатому 92 входам блока управления устройством. Пятнадцатый выход 93 блока 26 подключен к старшему разряду входа начальной установки второго счетчика 41 задержки, вход разрешения начальной установки которого подключен к входу кнопки маркера, к управляющему входу коммутатора и к десятому выходу 88 первого блока 26 управления устройством. Шестнадцатый 94 и семнадцатый 95 выходы блока 26 подключены соответственно к входам суммирования и вычитания первого счетчика 42 задержки. Восемнадцатый выход 96 первого блока 26 управления устройством подключен к входу управления начальной установкой реверсивного счетчика 19 накопления, вход сброса которого подключен к девятнадцатому выходу 97 первого блока 26 управления устройством, двадцатый выход 98 которого подключен к вычитающему входу второго счетчика задержки. Двадцать первый 101 и двадцать второй 102 выходы блока управления подключены к шестым входам блоков 11, 13 и 12, 14 управления памятью соответственно.
Каждый блок управления памятью (фиг.6) содержит коммутатор 103, первый, второй и управляющие входы которого являются соответственно первым, пятым и третьим входами блока, счетчик 104 адреса, выход которого является выходом блока. Вход установки в ноль счетчика 104 адреса подключен к выходу коммутатора 103, а входы начальной установки, разрешения начальной установки и сложения являются четвертым, вторым и шестым входами блока управления памятью.
Второй блок 29 управления выполнен в две счетчика адреса считывания, выход переполнения которого является выходом стробирующего сигнала второго блока управления, и счетчика адреса записи, адреса из которых выдаются через коммутатор на адресный вход накопительного блока 20 оперативной памяти. При этом начальная установка счетчиков производится сигналом на шине 82, приращения счетчиков адреса считывания и записи выполняются по сигналам на шине 81 и на шине 96 соответственно, при единичном состоянии шины 89 второй блок управления выдает адрес записи, а иначе адрес считывания.
Устройство работает следующим образом.
Механические колебания трубопровода, вызванные утечкой продуктов из трубопровода в месте повреждения, с помощью датчиков 1, 2, установленных с двух сторон от места утечки, преобразуются в электрические сигналы. После усиления сигналов усилителями 3 и 4 и преобразования формирователями 5 и 6 импульсов в двоичную последовательность они поступают на входы буферных блоков 7, 10 оперативной памяти. Устройство при конкретной его реализации выполняет вычисление корреляционной функции между сигналами от датчиков в 1024 точках. При этом с выходов с первой по восьмую ступеней счетчика 46 тактов выдается сигнал с частотой сигнала fо, поступающего на его синхровход с управляемого делителя 25 частоты, деленной соответственно на 2, 4, 16, 128, 512, 219, 220, 221. На младшие девять разрядов счетчика 78 задания задержки подается логический "0", а на десятый, одиннадцатый и двенадцатый разряды соответственно сигналы с выходов элементов НЕ 77, И 62 и 63. Все счетчики и триггеры устройства меняют свое состояние по фронту сигналов на своих синхровходах.
Вначале устройство устанавливается переключателем 28 режима в первый режим (на выходе переключателя 28 логический "0"), в котором выполняется обзорное обследование участка трубопровода. При этом управляемый делитель 25 частоты выполняет деление частоты генератора 24 тактовых импульсов на четыре. После нажатия кнопки 43 пуска счетчик 46 тактов и седьмой триггер 53 устанавливаются в ноль, а четвертый триггер 50 устанавливается в единицу. Сигнал с триггера 50 по шине 82 устанавливает в ноль счетчик второго блока 29 управления, а также, пройдя через первые входы коммутаторов 103, устанавливает в ноль счетчики 104 адреса блоков 11 и 13 управления памятью.
Через такт после установки в ноль счетчика 46 тактов устанавливается в ноль триггер 50 и начинается цикл записи исходных данных в буферные блоки 7 и 9 оперативной памяти. При этом на входы разрешения записи буферных блоков 7 и 9 оперативной памяти поступают импульсы записи с шины 83 с частотой fо/128 и длительностью 1 /fо (см. фиг.7), которая является частотой дискретизации входных сигналов. Буферные блоки 7 и 9 оперативной памяти получают со счетчиков 104 адреса блоков 11 и 13 адреса запаси, и после записи в них очередной пары данных хi и yi (i=14095) счетчики 104 увеличивают свое содержимое на 1 при поступлении сигнала по шине 99. После записи 4096 данных сигнал на шине 86 устанавливается в 0, а на шине 88 в 1 и начинается цикл записи данных в другую пару буферных блоков 8 и 10 оперативной памяти. При этом вначале устанавливаются в ноль счетчики 104 блоков 12, 14 управления памятью импульсом с триггера 50 и далее импульсы записи и увеличения на единицу счетчиков 104 блоков 12, 14 управления памятью поступают с шин 84 и 100 соответственно.
В это же время выполняется цикл обработки данных, считываемых с буферных блоков 7 и 9 оперативной памяти. При этом в нулевом такте цикла обработки по сигналу на шине 82 в счетчик 78 задания задержки записывается число 512 как начальный адрес считывания одного из каналов, а также устанавливается в ноль второй блок 29 управления. В следующем такте содержимое счетчика 78 переписывается в счетчик 104 адреса блока 11 управления памятью по сигналу на шине 85, а счетчик 104 блока 13 устанавливается в ноль по сигналу на шине 92, который формируется коммутатором 75 по сигналу разрешения с выхода элемента ИЛИ 66. В этом же такте устанавливаются в единицу триггеры 47, 49.
В следующем такте с буферных блоков 7 и 9 оперативной памяти по адресам 512 и 0 считываются битовые операнды х512 и yо, которые складываются по модулю два на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и таким образом сформированное их арифметическое произведение zо= х512 ˙ yoпройдя через первый вход коммутатора 17, записывается в первый и второй триггеры 30 и 31 по сигналу на шине 79. Так как триггер 53 установлен в единицу и на выходе элемента И сформировался импульс, поскольку единица из триггера 49 переписывается в триггер 51, то элемент И 60 выдает импульс в шину 97, который устанавливает в ноль счетчик 19 накопления. В конце этого такта увеличивается на единицу содержимое счетчиков 104 адреса блоков 11, 13 по сигналу на шине 99. В следующем такте, если операнд zо=0 (т.е. х512=yо), триггер 30 выдает импульс сложения с+1 (положительное приращение) на вход счетчика 19 накопления, а если zо=1 (х512 ≠ yо), то триггер 31 выдает импульс сложения с-1 (отрицательное приращение) на счетчик 19 накоплений т.е. операнд zо, как приращение алгебраически складывается с содержимым счетчика 19. В этом же такте из буферных блоков 7 и 9 оперативной памяти считываются следующие операнды: х513 и y1, произведение которых z1513 ˙ y1 фиксируется в триггерах 30,31.
Далее работа устройства продолжается аналогично. В i-м такте произведение zi-1 прибавляется к содержимому счетчика 19 накопления, операнды х512+i и yi считываются из буферных блоков 7 и 9 оперативной памяти и произведение zi= х512+i ˙ yi записывается в триггеры 30,31, а содержимое счетчиков 104 адреса блоков 11, 13 увеличивается на единицу и становится равным 512+i+1 и i+1. Через 512 тактов после начала цикла обработки триггер 49 на один такт устанавливается в единицу, сформированный таким образом импульс через элемент И 61 поступает на шину 89, как сигнал разрешения записи в накопительный блок 20 оперативной памяти и оценка корреляционной функции в точке, соответствующей задержке 512 тактов периода дискретиза- ции, как сумма приращений R-512= zi за- писывается в нулевую ячейку блока 20 оперативной памяти. В это же время из содержимого счетчика 78 задания задержки вычитается единица и оно становится равным 511. В следующем такте начальный адрес 511 переписывается из счетчика 78 в счетчик 104 адреса блока 11 управления памятью по сигналу на шине 85, а счетчик 104 блока 13 и счетчик 19 накопления устанавливаются в ноль и начинается новый цикл вычисления оценки корреляции в следующей точке R-511. Аналогично вычисляются оценки корреляции R-j в точках j= 511,1. При этом начальный адрес в счетчике 78 меняется от 511 до 1, из буферных блоков 7 и 9 оперативной памяти считываются операнды хi+j, и yi и произведение zi= хi+j ˙ yi записывается в триггеры 30, 31, а в конце цикла в (512-j)-ю ячейку накопительного блока 20 оперативной памяти записывается результат R-j. После этого вычисляются оценки корреляции Rj в точках j=0, 511. При этом вначале каждого цикла начальный адрес в счетчике 78 меняется от 0 до 511, этот адрес переписывается из счетчика 78 в счетчик 104 адреса блока 13 управления памятью по сигналу на шине 87, а счетчик 104 блока 11 устанавливается в ноль. Далее из буферных блоков 7 и 9 оперативной памяти в каждом такте считываются операнды хi и yi+j и произведение zii+yi+1 записывается в триггеры 30, 31, а в конце цикла в (j+512)-ю ячейку накопительного блока 20 оперативной памяти записывается результат Rj. В конце первого цикла обработки под действием сигнала на выходе восьмой ступени счетчика 46 тактов, т. е. через 220 тактов после начала цикла, триггеры 53 и 54 устанавливаются в единицу, сигнал записи в накопительный блок 20 оперативной памяти в шине 89 запрещается и устройство считается остановленным.
Одновременно с записью исходных данных в буферные блоки 7,10 оперативной памяти и их обработкой или когда устройство остановлено, выполняется отображение вычисляемых результатов Rj на экране индикатора 23. При этом каждые 16 тактов из накопительного блока 20 оперативной памяти считывается по адресу 0,1023 из второго блока 29 управления результат Rj (j=-512,511), который записывается в регистр 21 результата по сигналу на шине 81 и после преобразования в ЦАП 22 поступает в индикатор 23 для отображения. Индикатор синхронизируется сигналом переполнения счетчика адреса считывания второго блока управления, адрес в котором увеличивается по сигналу на шине 81.
Если после одного цикла обработки пик корреляционной функции, который соответствует местоположению течи, не обнаружен, то после нажатия кнопки 44 продолжения начинается процесс уточнения оценок корреляционной функции Rj в точках j=-512,511. При этом триггер 53 устанавливается в единицу, а триггер 54 в ноль и процесс вычисления повторяется аналогично, как в первом цикле вычислений. Однако при этом запрещается установка в ноль счетчика 19 накоплений сигналом на шине 97 и вместо нее в том же такте выполняются считывание результата Rj из накопительного блока 20 оперативной памяти и запись его в счетчик 19 как его начальное состояние. При этом в конце цикла вычисления оценки в ту же ячейку накопительного блока 20 оперативной памяти записывается новое уточненное значение Rj= zi+Rj
Очередной цикл вычислений выполняется одновременно с реализацией цикла записи исходных данных для нового цикла вычислений и в то время, когда в буферные блоки 7, 9 оперативной памяти записываются исходные данные по адресу, выдаваемому блоками 11, 13, из буферных блоков 8, 10 оперативной памяти считываются данные на обработку по адресам из блоков 12, 14 и поступают на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16. В конце цикла буферные блоки 7, 9, и 8, 10 оперативной памяти, блоки 11, 13 и 12, 14 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и 16 меняются ролями.
Процесс вычислений продолжается при нажатой кнопке 44, пока не будет обнаружен пик корреляции на экране индикатора 23. При этом фиксируют номер четверти участка экрана индикатора (номер окна от 1 до 4), в котором обнаружен корреляционный пик, и переключателем 28 переводят устройство во второй режим режим лупы, в котором уточняют положение корреляционного пика, а на переключателе 45 положения окна устанавливают номер окна обследования.
Работа устройства во втором режиме аналогична работе в первом режиме за исключением следующих особенностей. Управляемый делитель 25 частоты пропускает сигнал с генератора 24 тактовых импульсов без изменений. Таким образом, тактовая частота fо блока 26 управления, а с ней и частота дискретизации входных сигналов оказываются вчетверо выше, чем в первом режиме и тем самым временной масштаб вычисляемой корреляционной функции оказывается вчетверо более крупным. В зависимости от заданного переключателем 44 окна просмотра изменяются начальное значение счетчика 78 установки задержки и знак его приращения, а также номер блока управления памятью, в которой записывается начальное значение адреса из счетчика 78. При исследовании первого окна просмотра исходное состояние счетчика 78 равно 2048 и к нему прибавляется -1, ненулевой начальный адрес пересылается в блок 11 или 12, а устройство вычисляет корреляционную функцию Rj для j=-2048,-1025. При исследовании второго окна просмотра исходное состояние счетчика 78 равно 1024 и к нему прибавляется -1, ненулевой начальный адрес пересылается в блок 11 или 12, а устройство вычисляет корреляционную функцию Rj для j=-1024,-1. При исследовании третьего окна просмотра исходное состояние счетчика 78 равно нулю и к нему прибавляется -1, ненулевой начальный адрес пересылается в блок 13 или 14, а устройство вычисляет корреляционную функцию Rj для j=0,1023. И наконец при исследовании четвертого окна просмотра исходное состояние счетчика 78 равно 1023 и к нему прибавляется +1, ненулевой начальный адрес пересылается в блок 13 или 14, а устройство вычисляет корреляционную функцию Rj или j=1024,2047.
После обнаружения корреляционного пика в одном из окон просмотра выполняется вычисление расстояния до места течи с помощью блока 27 вычисления расстояния. Переключателем 32 установки расстояния устанавливается расстояние L между датчиками, переключателем 36 установки скорости устанавливается скорость звука V в трубопроводе. При нажатии на кнопку 39 маркера импульсы с шины 88 поступают на вход счетчика 40 установки задержки, в котором устанавливается код t=0,1023, соответствующий положению курсора. По стробирующему импульсу, пришедшему из второго блока 29 управления, этот код переписывается в первый счетчик 42 задержки, а по импульсу на шине 88 во второй счетчик 41 задержки. В последнем случае, если обследование ведется в первом или четвертом окне, к коду t прибавляется смещение 1024 как единица в старшем разряде счетчика 41, поступившая по шине 98. Если установлено первое или второе окно, то к содержимому счетчика 42 прибавляется +1, а иначе -1 и при переполнении счетчика 42 он выдает на второй вход индикатора 23 импульс маркера. Таким образом, регулируя с помощью кнопки 39 состояние t счетчика 40, равное числу временных отсчетов от края окна, ближайшего к середине обследуемого участка трубы, устанавливается курсор на экране индикатора 23 в месте пика корреляционной функции, а в счетчике 41 оказывается код, равный искомой задержке τ 0,2047.
По сигналу на шине 86 в счетчик расстояния записывается код L/2, полученный делением пополам кода с переключателя 32 с помощью группы сумматоров 33. Перестраиваемый генератор 37 выдает последовательность импульсов с частотой, равной скорости звука, деленной пополам V/2. Импульсами на шине 93 из содержимого τ счетчика 41 вычитаются единицы и на его выходе присутствует логическая "1", пока он не установится в ноль. Таким образом, на выходе счетчика 41 вырабатывается импульс длительностью, пропорциональной τ и элемент И 38 выдает на счетный вход счетчика 34 количество импульсов, равное V τ/2, которое вычитается из содержимого счетчика 34. В конце вычислений в счетчике 34 оказывается искомое число, равное D= L/2-V τ/2, которое по сигналу на шине 82 переписывается в индикатор 35 расстояния.
В отличие от прототипа предлагаемое устройство проще, так как при прочих равных условиях в нем отсутствуют сумматор, регистр перезаписи и дисплейный блок оперативной памяти. Данное устройство имеет по крайней мере вдвое большее быстродействие, так как в нем процесс считывания из буферных блоков оперативной памяти данных, их перемножения на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ и процесс накопления в счетчике накоплений выполняются независимо в следующих друг за другом тактах. Кроме того, из общей задержки сигнала исключена задержка сумматора, что позволяет вдвое уменьшить минимальную длительность такта. Данное устройство при той же тактовой частоте также позволяет ускорить обследование большого участка трубопровода. Пусть вычисление 1024 точек корреляционной функции до состояния острого ее пика занимает время t. Тогда обнаружение течи прототипом для 4096 точек займет время 4t. В данном устройстве два этапа обнаружения при работе в первом и втором режимах займут время t +t, где t время работы в первом режиме, а t во втором, причем t как правило, меньше или равно t, так как в первом режиме накопление данных необходимо вести до обнаружения пика корреляции, который может быть размытым и нечетким, а для локализации течи во втором режиме следует проводить накопление корреляционной функции до состояния острого пика, что значительно дольше. При соответствующем исполнении первого блока 26 управления и управляемого делителя 25 частоты устройство может иметь различное количество окон обследования и работать с различной перестраиваемой частотой дискретизации входных сигналов, что расширяет функциональные возможности устройства.
Таким образом, основными преимуществами заявляемого решения по сравнению с известными являются высокая скорость, точность и качество обследования, при этом точность определения координаты повреждения (утечки) не зависит от длины одновременно обследуемого участка между двумя датчиками, а разрешающая способность устройства позволяет обследовать трубопроводы любой длины. Обеспечиваемая точность определения координаты утечки исключает нерациональные затраты, связанные с работами по доступу к телу трубопровода. С наибольшим успехом изобретение может быть использовано для обнаружения вызванных коррозией, эрозией и механическими воздействиями мест утечек из водопроводов, газопроводов, нефтепродуктов, продуктопроводов, тепловых сетей канальной и бесканальной прокладки.
Формула изобретения: 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МЕСТ ПОВРЕЖДЕНИЯ НАПОРНОГО ТРУБОПРОВОДА, содержащее датчики двух каналов, соединенные с усилителями, выходы которых подключены к входам формирователей импульсов, две пары буферных блоков оперативной памяти, информационные входы которых подключены к выходам первого и второго формирователей импульсов, первый четвертый блоки управления памятью, выходы которых подключены к входам управления соответствующих буферных блоков оперативной памяти, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с выходами буферных блоков оперативной памяти первой пары, а вторые соединены с выходами буферных блоков оперативной памяти второй пары, коммутатор, входы которого подключены к выходам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок формирования приращения, входом подключенный к выходу коммутатора, реверсивный счетчик накопления, вход которого подключен к выходу блока формирования приращения, накопительный блок оперативной памяти, цифроаналоговый преобразователь, индикатор, первый вход которого подключен к выходу цифроаналогового преобразователя, генератор тактовых импульсов, первый блок управления устройством, второй блок управления устройством, первый выход которого подключен к адресному входу накопительного блока оперативной памяти, перестраиваемый генератор, элемент И, первый вход которого соединен с выходом перестраиваемого генератора, первый счетчик задержки, выход которого подключен к второму входу индикатора, счетчик установки задержки, кнопку маркера, выход которой подключен к входу счетчика установки задержки, индикатор расстояния до места утечки, счетчик расстояния, выход которого подключен к индикатору расстояния, блок переключателей установки расстояния между датчиками, группу сумматоров, входы которых подключены к блоку переключателей установки расстояния, а выходы к входу начальной установки счетчика расстояния, отличающееся тем, что в него введены управляемый делитель частоты, вход которого подключен к выходу генератора тактовых импульсов, а выход к синхровходу блока, управления устройством, переключатель режима, выход которого подключен к управляющему входу управляемого делителя частоты и первому блоку управления устройством, регистр результатов, входом подключенный к выходу накопительного блока оперативной памяти и входу начальной установки реверсивного счетчика накопления, а выходом к входу аналого-цифрового преобразователя, второй счетчик задержки, вход начальной установки которого подключен к выходу счетчика установки задержки и входу начальной установки первого счетчика задержки, а выход к второму входу элемента И, переключатель установки скорости, подключенный к управляющему входу перестраиваемого генератора, причем выход реверсивногно счетчика накопления соединен с входом накопительного блока оперативной памяти, выход стробирующего сигнала второго блока управления подключен к синхровходу индикатора и входу разрешения начальной установки первого счетчика задержки, первый выход первого блока управления устройством подключен к первому управляющему входу блока формирования приращения, второй управляющий вход которого подключен к второму выходу первого блока управления устройством, третий выход которого подключен к синхровходу второго блока управления, вход начальной установки которого подключен к первым входам с первого по четвертый блоков управления памятью, входу управления индикатора расстояния и к четвертому выходу первого блока управления устройством, пятый и шестой выходы которого подключены соответственно к входам размещения записи первых и вторых буферных блоков оперативной памяти первой и второй пары, седьмой и восьмой выходы к вторым и третьим входам первого и третьего блоков управления памятью, девятый и десятый выходы к вторым и третьим входам второго и четвертого блоков управления памятью соответственно, вход разрешения записи накопительного блока оперативной памяти подключен к входу переключения адреса второго блока управления и к одиннадцатому выходу первого блока управления устройством, двенадцатый выход которого подключен к четвертым входам блоков управления памятью, пятые входы первых двух из которых и пятые входы вторых двух из которых подключены к тринадцатому и четырнадцатому входам первого блока управления устройством, пятнадцатый выход которого подключен к старшему разряду входа начальной установки второго счетчика задержки, вход разрешения начальной установки которого подключен к входу кнопки маркера, к управляющему входу коммутатора и к десятому выходу первого блока управления устройством, шестнадцатый и семнадцатый выходы которого подключены соответственно к входам суммирования и вычитания первого счетчика задержки, восемнадцатый выход первого блока управления устройством подключен к второму синхровходу второго блока управления и к входу начальной установкой реверсивного счетчика накопления, вход сброса которого подключен к девятнадцатому выходу первого блока управления устройством, двадцатый выход которого подключен к вычитающему входу второго счетчика задержки, шестые входы первых и вторых блоков управления памятью первой и второй пар входных блоков оперативной памяти подключены к двадцать первому и двадцать второму выходам первого блока управления устройства соответственно.
2. Устройство по п. 1, отличающееся тем, что блок формирования приращения содержит первый и второй триггеры, D-входы которых подключены к выходу коммутатора, а инверсивный выход первого триггера и выход второго триггера соединены соответственно с входами сложения и вычитания реверсивного счетчика накопления, причем первый управляющий вход блока подключен к синхровходам первого и второго триггеров, S-вход первого и R-вход второго из которых подключены к второму управляющему входу этого блока.
3. Устройство по пп. 1 и 2, отличающееся тем, что первый блок управления содержит кнопку пуска, кнопку продолжения, переключатель положения окна, четыре выхода которого соответствуют четырем положениям окна просмотра участка трубопровода, счетчик тактов, имеющий восемь ступеней деления частоты, синхровход которого является синхровходом и вторым выходом блока, первый элемент НЕ, вход которого подключен к синхровходу, а выход является первый выходом блока, первый триггер, выход которого является третьим выходом блока, а синхровход и R-вход подключен к инверсному выходу третьей ступени и выходу второй ступени счетчика тактов, с второго по четвертый триггеры, синхровходы которых подключены соответственно к инверсным выходам с четвертой по шестую ступеней счетчика тактов, пятый и шестой триггеры, D-входы которых подключены соответственно к выходам третьего и четвертого триггеров, седьмой триггер, R-вход которого подключен к кнопке пуска и S-входу четвертого триггера, а синхровход подключен к выходу восьмой ступени счетчика тактов, выход первой ступени которого подключен к R-входам с второго по четвертый триггеров и к синхровходам пятого и шестого триггеров, а инверсный и прямой выходы седьмой ступени являются соответственно восьмым и десятым выходами блока, второй и третий элементы И, выходы которых являются пятым и шестым выходами блока, первые входы которых подключены к выходу второго триггера, а вторые входы к восьмому и десятому выходам блока, четвертый элемент И, входы которого подключены к выходам первого и пятого триггеров, а выход является восемнадцатым выходом блока, первый элемент ИЛИ, входами подключенный к выходам четвертого элемента И и шестого триггера, пятый и шестой элементы И, первые входы которых подключены к выходу первого элемента ИЛИ, а вторые входы и выходы подключены соответственно к десятому и восьмому, седьмому и девятому выходам блока, седьмой элемент И, выход которого является девятнадцатым выходом блока, а первый и второй входы подключены к восемнадцатому выходу блока и инверсному выходу шестого триггера, второй элемент ИЛИ, выход которого подключен к R-входу восьмого триггера, а первый и второй входы к инверсному выходу седьмого триггера и кнопке продолжения, восьмой элемент И, выход которого является одиннадцатым выходом блока, а первый и второй входы подключены к прямому и инверсному выходам третьего и восьмого триггеров, счетчик задания задержки, выход которого является двенадцатым выходом первого блока управления, вход управления начальной установки которого подключен к четвертому выходу блока, третий элемент ИЛИ, выход которого является пятнадцатым выходом блока, а входы подключены к второму и четвертому выходам переключателя положения окна, первый и четвертый выходы которого подключены к входам четвертого элемента ИЛИ, пятый элемент ИЛИ, входы которого подключены к третьему и четвертому входам переключателя положения окна, первый и четвертый выходы которого подключены к входам шестого элемента ИЛИ, выход которого является двадцатым выходом блока, первый и второй коммутаторы, первые и вторые выходы которых поключены соответственно к инверсному и прямому выходам шестой ступени счетчика тактов, к выходам четвертого и пятого элементов ИЛИ, а выходы коммутаторов к входам сложения и вычитания счетчика задания задержки, вход разрешения начальной установки которого подключен к четвертому выходу блока, третий и четвертый коммутаторы, выходы которых являются тринадцатым и четырнадцатым выходами блока, второй элемент НЕ, вход которого подключен к переключателю режима, девятый и десятый элементы И, первые входы которых подключены к входу второго элемента НЕ, а вторые входы к первому входу переключателя положения окна и выходу шестого элемента ИЛИ, одиннадцатый и двенадцатый элементы И, выходы которых являются шестнадцатым и семнадцатым выходами блока, а первые входы подключены к третьему выходу блока, пятый и шестой коммутаторы, выходы которых являются двадцать первым и двадцать вторым выходами блока, управляющие входы которых подключены к десятому выходу блока, причем D-входы с первого по четвертый, седьмого и восьмого триггеров подключены к источнику логической единицы, разряды, начиная с младших, входа начальной установки счетчика задания задержки подключены соответственно к источнику логического нуля, выходу второго элемента НЕ и выходам девятого и десятого элементов И, одиннадцатый выход блока подключен к входам разрешения выдачи первого и второго коммутаторов, выход первого элемента ИЛИ к входам разрешения выдачи третьего и четвертого коммутаторов, первые и вторые входы которых подключены соответственно к выходам шестой ступени счетчика тактов, второго элемента НЕ, пятого и четвертого элементов ИЛИ, вход второго элемента НЕ подключен к управляющим входам с первого по четвертый коммутаторов, вход четвертого элемента ИЛИ к прямому и инверсному входам одиннадцатого и двенадцатого элементов И, первый и второй входы пятого коммутатора, второй и первый входы шестого коммутатора подключены к выходам второго триггера и первого элемента НЕ соответственно.
4. Устройство по пп. 1 3, отличающееся тем, что каждый блок управления памятью содержит коммутатор, первый, второй и управляющий входы которого являются соответственно первым, пятым и третьим входами блока, счетчик адреса, выход которого является выходом блока, вход установки в "0" которого подключен к выходу коммутатора, входы начальной установки и разрешения начальной установки являются четвертым и вторым входами блока, а вход сложения шестым входом блока.