Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ЧЕРЕССТРОЧНОЙ РАЗВЕРТКИ ТЕЛЕВИЗИОННОГО ИЗОБРАЖЕНИЯ В ПРОГРЕССИВНУЮ РАЗВЕРТКУ
УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ЧЕРЕССТРОЧНОЙ РАЗВЕРТКИ ТЕЛЕВИЗИОННОГО ИЗОБРАЖЕНИЯ В ПРОГРЕССИВНУЮ РАЗВЕРТКУ

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ЧЕРЕССТРОЧНОЙ РАЗВЕРТКИ ТЕЛЕВИЗИОННОГО ИЗОБРАЖЕНИЯ В ПРОГРЕССИВНУЮ РАЗВЕРТКУ

Патент Российской Федерации
Суть изобретения: Устройство преобразования чересстрочной развертки телевизионного изображения в прогрессивную развертку, содержащее первый блок задержки на поле и блок задержки на строку, входы которых соединены и являются входом устройства, соединенным с первым входом первого сумматора, к второму входу которого подключен выход блока задержки на строку, а выход первого сумматора подключен к входу делителя на два, при этом выход первого блока задержки на поле соединен с первым входом первого умножителя, выход которого соединен с первым входом второго сумматора, к второму входу которого подключен выход второго умножителя, а выход второго сумматора подключен к первому входу преобразователя строк, отличающееся тем, что введены последовательно соединенные второй блок задержки на поле, первый вычитатель, первый амплитудный детектор, первый фильтр низких частот (ФНЧ), первый блок задержки на половину строки и первый амплитудный ограничитель, последовательно соединенные второй вычитатель, второй амплитудный детектор, второй ФНЧ и второй амплитудный ограничитель, а также первая и вторая линии задержки, при этом выход делителя на два подключен к входу первой линии задержки, выход которой через третий умножитель подключен к первому входу третьего сумматора, а выход второй линии задержки через четвертый умножитель подключен к второму входу третьего сумматора, выход которого через второй блок задержки на половину строки подключен к первому входу второго умножителя, причем выход первого блока задержки на поле соединен с входом второго блока задержки на поле, а вход устройства соединен с вторым входом первого вычитателя, входом второй линии задержки и первым входом второго вычитателя, к второму входу которого подключен выход блока задержки на строку, при этом выход первого амплитудного ограничителя соединен с вторыми входами первого и второго умножителей, а выход второго амплитудного ограничителя соединен с вторыми входами третьего и четвертого умножителей, выход второй линии задержки подключен также к второму входу преобразователя строк, выход которого является выходом устройства.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2069057
Класс(ы) патента: H04N5/44
Номер заявки: 94027907/09
Дата подачи заявки: 25.07.1994
Дата публикации: 10.11.1996
Заявитель(и): Московский технический университет связи и информатики
Автор(ы): Хамди Мухамед Хамид[YE]; Безруков Вадим Николаевич[RU]; Новаковский Сергей Васильевич[RU]
Патентообладатель(и): Московский технический университет связи и информатики