Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА
УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА

УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА

Патент Российской Федерации
Суть изобретения: Изобретение относится к вычислительной технике, автоматическому контролю и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах. Технический результат, достигаемый при использовании изобретения, заключается в увеличении информативности устройства. Для достижения технического результата в устройство, содержащее регистр запросов 1, первый блок приоритета 3 и первый шифратор 9, дополнительно введены второй блок приоритета 11, второй шифратор 16, L-групп элементов И 18, первая группа элементов ИЛИ 18, первая группа элементов ИЛИ 19 и вторая группа элементов ИЛИ 20, причем первый блок приоритета 3 идентичен второму блоку приоритета 11 и содержит триггер 22, первую группу элементов ИЛИ 25, первый элемент ИЛИ 26, регистр кода приоритета 27, дешифратор 28, третью группу элементов И 29, четвертую группу элементов И 30, пятую группу элементов И 31, вторую группу элементов И 32, шестую группу элементов И 33. 2 ил., 2 табл.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2087939
Класс(ы) патента: G06F9/46
Номер заявки: 93050114/09
Дата подачи заявки: 02.11.1993
Дата публикации: 20.08.1997
Заявитель(и): Таганрогский государственный радиотехнический университет
Автор(ы): Самойленко А.П.; Чекрыгина Е.Р.
Патентообладатель(и): Таганрогский государственный радиотехнический университет
Описание изобретения: Изобретение относится к вычислительной технике, автоматическому контролю и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах.
Известно устройство переменного приоритета, содержащее регистр запросов, регистр сдвига, дешифратор, триггер, группу элементов И, элемент ИЛИ-НЕ, два элемента И, причем группа информационных входов регистра запросов является группой запросных входов устройства, единичный и нулевой выходы триггера соединены с входами соответственно первого и второго элементов И, вторые входы которых соединены с тактовым входом устройства, выходы первого и второго элементов И соединены соответственно с первым и вторым управляющими входами регистра сдвига, каждый выход которого соединен с первым входом соответствующего элемента И группы, вторые входы элементов И группы соединены с соответствующими выходами регистра запросов, выходы элементов И группы соединены с группой входов шифратора, выходы которого являются группой информационных выходов устройства, входы элемента ИЛИ-НЕ соединены с выходами элементов И группы, выход ИЛИ-НЕ соединен с третьим входом первого и второго элементов И, группа входов кода приоритета устройства соединена с группой входов регистра сдвига, первый и второй входы направления сдвига устройства соединены с единичным и нулевым входами триггера [1] Причем признаки, регистр запросов, группа элементов И совпадают с существенными признаками заявляемого изобретения.
Недостаток данного устройства заключается в снижении функционального быстродействия устройства от роста информационной емкости устройства, что обусловлено последовательным опросом (поиском) наиболее приоритетного канала запроса.
Известно устройство переменного приоритета [2] содержащее триггер, единичный и нулевой входы которого являются входами режима устройства, регистр запросов, входы которого являются группой запросных входов устройства, первую группу элементов И, регистр, дешифратор, шифратор, выходы которого являются группой информационных выходов устройства, вторую, третью, четвертую и пятую группы элементов И, первую и вторую группы элементов ИЛИ, выходы регистров запросов соединены с первыми входами элементов И второй группы, вторые входы которых подключены к нулевому входу триггера, единичный выход которого соединен с вторыми входами элементов И первой группы, выходы элементов И первой и второй групп соответственно соединены с первым и вторым входомами одноименных элементов ИЛИ первой группы, выходы которых соединены с первыми входами одноименных элементов И третьей группы, второй вход каждого элемента И третьей группы соединен с выходом одноименного элемента ИЛИ второй группы, первый вход каждого элемента ИЛИ второй группы соединен с первым выходом дешифратора, второй вход первого элемента ИЛИ второй группы соединен с выходом первого элемента И четвертой группы, выход i-го элемента И четвертой группы, кроме первого , где n-число запросов), соединен с соответствующими входами с первого по n-й элемент ИЛИ второй группы, i-й выход дешифратора, кроме первого выхода, соединен с прямым входом (i-1)-го элемента И четвертой группы и с соответствующим входом с i-го по (n+1)-й элемент ИЛИ второй группы, выход i-го элемента ИЛИ первой группы соединен с соответствующим инверсным входом с первого по (i-1)-й элемент И четвертой группы, входы дешифратора соединены с выходами регистра, входы которого соединены с группой кодовых входов устройства, первый и второй входы первого элемента И пятой группы соединены соответственно с входом логической единицы устройства и с выходом первого элемента И третьей группы, выход каждого i-го элемента И третьей группы соединен с прямым входом i-го элемента И пятой группы и с соответствующим инверсным входом с (i+1)-го по (n+1)-й элемент И пятой группы, выход (n+1)-го элемента И третьей группы соединен с прямым входом (n+1)-го элемента И пятой группы, выходы элемента И пятой группы соединены с входами дешифратора. Причем признаки регистр запросов, группа элементов И, третья и четвертая группы элементов ИЛИ, шифратор совпадают с существенными признаками заявляемого изобретения.
Недостаток известного устройства заключается в зависимости числа входов элементов И, ИЛИ одной и той же группы от изменения информационной емкости устройства, т.е. от числа каналов запроса, что приводит к необходимости применения интерфейсных расширителей входов элементов и затрудняет повышение степени интеграции устройства и делает нетехнологичной конструкцию.
Из известных технических решений наиболее близким по технической сущности к заявляемому объекту является устройство переменного приоритета [3] которое содержит триггер, единичный и нулевой входы которого являются входами режима устройства, регистр запросов, разрядные входы которого являются группой запросных входов устройства, первую группу элементов И, первые входы которых объединены и соединены с единичным выходом триггера, второй вход каждого i-го где n число запросных входов) элемента И первой группы соединены соответственно с i-м разрядным выходом регистра запросов, вторую группу элементов И, первые входы которых объединены и соединены с нулевым выходом триггера, второй вход каждого i-го элемента И второй группы соединен соответственно с j-м (j=n,(n-1),2,1) разрядным выходом регистра запросов, первую группу элементов ИЛИ, входы которых соединены соответственно с выходами одноименных элементов И первой и второй групп, а выход с входами первого элемента ИЛИ, регистр кода приоритета, входы которого являются управляющими входами задания режима устройства, а выходы соединены с одноименными входами дешифратора, третью группу элементов И, инверсные входы которых соединены соответственно с входами дешифратора, четвертую группу элементов И, первые входы которых соединены с инверсными входами одноименных элементов И третьей группы, вторые входы элементов И четвертой группы объединены и соединены с выходом первого элемента ИЛИ, выход первого элемента И третьей группы, выход i-го (i=2,3,(n-1)) элемента И пятой группы соединен с прямым входом (i+1)-го элемента И третьей группы, выход n-го элемента И пятой группы соединен с прямым входом первого элемента И третьей группы, выходы одноименных элементов И четвертой и третьей групп соответственно соединены с входами одноименных элементов ИЛИ второй группы, выходы которых соответственно соединены с первыми входами элементов И шестой группы и прямыми входами элементов И пятой группы, инверсные входы элементов пятой группы и вторые входы элементов И шестой группы соответственно объединены и соединены с выходами соответствующих одноименных элементов ИЛИ первой группы, выходы элементов И шестой группы соответственно соединены с входами шифратора, выходы которого являются группой информационных выходов устройства. Причем признаки регистр запросов, шифратор, группа элементов И, третья и четвертая группы элементов ИЛИ совпадают с существенными признаками заявляемого изобретения.
Недостатками прототипа являются: ограниченное число уровней приоритетов равное M1= 2C1N низкая разрешающая способность при управлении запросами η = 1C1N /2, где m ⇒ ] log2N[ число разрядов кода маски N-число входных запросов, при котором каждый запрос (абонент) может иметь только два уровня приоритета (см. таблицу к описанию [3] что обусловлено последовательной обработкой запросных входов; рост аппаратурных затрат при реализации данного устройства пропорционален увеличению числа информационных входов, что обусловлено наличием параллельного приема запросных сигналов.
Цель изобретения увеличение информационной емкости устройства.
Технический результат, заключающийся в том, что информативность устройства равна 4·C1N·C1L·L, достигается при использовании в устройстве переменного приоритета, содержащем регистр запросов, первый шифратор и первый блок приоритета, состоящий из элемента ИЛИ, триггера, дешифратора, регистра кода приоритета, первой и второй групп элементов ИЛИ и с первой по шестую групп элементов И, причем разрядные входы регистра запросов являются группой информационных входов устройства, первой группой управляющих входов которого являются входы задания режима и и управляющие входы первого блока приоритета, единичный и нулевой входы триггера соединены с входами задания нижнего первого блока приоритета, единичный выход триггера подключен к первым входам элементов И первой группы, второй вход i-го элемента И первой группы n число информационных входов первого блока приоритета) соединен с первым входом j-го элемента И второй группы (j=n-i+1) и подключен к i-му запросному входу первого блока приоритета, нулевой выход триггера соединен с вторыми входами элементов И второй группы, выходы i-го элемента И первой группы и j-го элемента И второй группы соединены с входами i-го элемента ИЛИ первой группы, входы регистра кода приоритета соединены с управляющими входами первого блока приоритета, а выходы подключены к одноименным входам дешифратора, выходы которого соединены с инверсными входами одноименных элементов И третьей группы и с первыми входами одноименных элементов И четвертой группы, выходы элементов И третьей и четвертой групп соединены с входами одноименных элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы подключены к прямым входам одноименных элементов И пятой группы и к прямым входам одноименных элементов И шестой группы, выходы которых являются выходами первого блока приоритета, выходы элементов ИЛИ первой группы соединены с одноименными входами элемента ИЛИ, с вторыми входами одноименных элементов И шестой группы и с инверсными входами одноименных элементов И пятой группы, выход k-го (k= 1oCn-1) элемента И пятой группы подключен к прямому входы (k+1)-го элемента И третьей группы, выход n-го элемента И пятой группы соединен с прямым входом первого элемента И третьей группы, выходы первого блока приоритета подключены к одноименным входам первого шифратора, выходы которого являются первой группой информационных выходов устройства, дополнительно введены второй шифратор, две группы элементов ИЛИ, L групп по N элементов И (где L-число групп запросов, N-число запросов в группе) и второй блок приоритета, выполненный аналогично первому, причем l, m-й (где ) разрядный выход регистра запросов соединен с первым входом m-го элемента И l-й группы и с m-ым входом l-го элемента ИЛИ первой группы, выходы элементов ИЛИ первой группы соединены с одноименными запросными входами первого блока приоритета, каждый выход которого соединен с вторыми входами элементов И одноименной группы, выход m-го элемента И l-й группы подключен к l-му входу m-го элемента ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с одноименными запросными входами второго блока приоритета, входы задания режима и управляющие входы которого являются второй группой управляющих входов устройства, выходы второго блока приоритета подключены к одноименным входам второго шифратора, выходы которого являются второй группой информационных выходов устройства.
Наличие отличительных признаков: введение второго блока приоритета, второго шифратора, L седьмых групп элементов И по N элементов в каждой группе элементов ИЛИ третьей и четвертой групп с соответствующими им связями обуславливают соответствие заявляемого технического решения критерию "новизна".
Наличие причинно-следственной связи между достигаемым техническим результатом и признаками заявляемого изобретения подтверждается следующими выводами и математическим формулами: данное устройство с M=N·L (где -число групп запросов; -число запросов в группе) информационными входами запросов реализовано по матричной схеме и состоит из двух идентичных приоритетных блоков: L входовый первый приоритетный блок; N входовый второй приоритетный блок. Информативность каждого приоритетного блока может быть оценена числом приоритетных уровней, так первый приоритетный блок реализует 2·C1L приоритетных уровней:

а второй блок соответственно 2·C1N приоритетных уровней:

Итак, каждая группа, состоящая из N запросов, может быть представлена 2С уровнями приоритетов. Число таких групп L. Общее число приоритетных уровней определяется как 2·L·C1N
Благодаря логической функциональной связи между двумя приоритетными блоками информативность всего устройства может быть оценена как
2·C1N·2·C1L·L = 4·C1N·C2LL
Приоритетная перестраиваемость структуры может осуществляться одновременно по группам и среди запросов в группе, что позволяет обеспечивать каждый запрос числом уровней приоритетов:
4·C1N·C1L·L/NL
В устройстве-прототипе каждый запрос характеризуется только двумя приоритетными уровнями
2·C1LN/M=2
Матричная структура организации устройства тоже позволяет значительно сократить аппаратурные затраты. (см. табл. 2).
На фиг. 1 приведена структурная схема устройства, на фиг.2 структурная схема блока приоритета.
Устройство содержит (фиг.1) регистр 1 запросов, разрядные входы которого являются группой информационных входов 2 устройства, первый блок 3 приоритета, который содержит первый 4 и второй 5 входы здания режима первого блока 3 приоритета, запросные входы 6 первого блока приоритета 3, управляющие входы 7 режима первого блока 3 приоритета, причем разрядные выходы 8 первого блока 3 приоритета соответственно соединены с одноименными входами первого шифратора 9, выходы которого являются первой группой информационных выходов 10 устройства, второй блок 11 приоритета, содержащий первый 12 и второй 13 входы задания режима второго блока 11 приоритета, управляющие входы 14 второго блока 11 приоритета, запросные выходы 15 которого соответственно соединены с одноименными входами второго шифратора 16, выходы которого являются второй группой информационных выходов 17 устройства, L групп элементов И 18 по N элементов в каждой группе первые входы которых погруппно объединены и соответственно соединены с одноименными разрядными выходами 8 первого блока 3 приоритета, а вторые входы соответственно погруппно объединены с входами одноименных элементов ИЛИ 19 третьей группы и соответственно соединены с одноименными разрядными выходами регистра 1 запросов, выходы элементов ИЛИ 19 третьей группы соответственно соединены с одноименными запросными входами 6 первого блока 3 приоритета, четвертую группу элементов ИЛИ 20, входы которых соответственно соединены с выходами одноименных элементов И 18 по L групп а выходы соответственно соединены с одноименными запросными входами 21 второго блока 11 приоритета.
Блок приоритета содержит (фиг.2) триггер 22, единичный и нулевой входы которого являются входами задания режима блока приоритета, первую группу элементов И 23, первые входы которых объединены и соединены с единичным выходом триггера 22, второй вход каждого i-го n число информационных входов) элемента И 23 первой группы является запросным входом блока приоритета, вторую группу элементов И 24, первые входы которых объединены и соединены с нулевым выходом триггера 22, второй вход каждого i-го элемента И 24 второй группы соединен соответственно с j-м (j=n-i+1) запросным входом первого блока приоритета, первую группу элементов ИЛИ 25, входы которых соединены соответственно с выходами одноименных элементов И 23 и И 24 соответственно первой и второй групп, а выходы с входами первого элемента ИЛИ 26, регистр кода приоритета 27, входы которого являются управляющими входами блока приоритета, а выходы соединены с одноименными входами дешифратора 28, третью группу элементов И 29, инверсные входы которых соответственно соединены с выходами дешифратора 28, четвертую группу элементов И 30, первые входы которых соединены с инверсными входами одноименных элементов И 29 третьей группы, вторые входы элементов И 30 четвертой группы объединены и соединены с выходом первого элемента ИЛИ 26, выход первого элемента И 311 пятой группы соединен с прямым входом второго элемента И 292 третьей группы, выход i-го (i= 2,3,(n-1)) элемента И 31 пятой группы соединен с прямым входом (i+1)-го элемента И 29(i+1) третьей группы, выход n-го элемента И 31n пятой группы соединен с прямым входом первого элемента И 291 третьей группы, выходы одноименных элементов И 30 и И 29 соответственно четвертой и третьей групп соответственно соединены с входами одноименных элементов ИЛИ 32 второй группы, выходы которых соответственно соединены с первыми входами элементов И 33 шестой группы и прямыми входами элементов И 31 пятой группы, инверсные входы И 31 пятой группы и вторые входы элементов И 33 шестой группы соответственно объединены и соединены с выходами соответствующих одноименных элементов ИЛИ 25 первой группы, выходы элементов И 33 шестой группы являются разрядными выходами блока приоритета.
Устройство работает следующим образом. По запросным входам 2l1-2ln (см. фиг.1) поступают единичные сигналы запроса, которые фиксируются в соответствующих разрядах регистра 1 запросов. Разрядность регистра 1 равна числу абонентов М, причем номер разряда регистра определяет его статический приоритет. Априорно приоритет может быть определен на основании статистических данных, как частность P*i появления i-го сигнала запроса среди М запросов за определенный интервал времени, причем при обязательном условии ΣP*i= 1.
Построив ранжированный ряд частностей на основании статистики (или по другим весовым коэффициентам) появления сигналов запроса (по убыванию и возрастанию), каждый вход наделяется приоритетным номером, равным номеру разряда. При этом запросные входы разбиваются на L групп таким образом, чтобы групповой вероятностный ряд отвечал тем же условиям. Структура устройства при этом может быть реализована по жестко детерминированной логике. При контроле и управлении технологическим процессом возникает необходимость изменять приоритет сигналов запроса в зависимости от динамики изменения состояния контролируемых параметров. Принятие решения об изменении приоритетных номеров запросов осуществляется управляющей вычислительной машиной (процессором) и задается в виде нулевого (единичного) сигнала соответственно на входы 4-5; 12-13 задания режимов, сигналов кода маски на управляющие входы 71 71; 141 14n соответственно первого и второго блоков приоритета на основании результатов обработки статистик, аварийных ситуаций, а также решений технического персонала.
Для динамической и гибкой перестройки варьирования системой приоритетов в процессе контроля, управления предлагаемое устройство наделено свойством перестраиваемости структуры при минимальных аппаратных затратах, т.е. должно обладать свойством универсальности и практически удовлетворять потребности УВМ различного назначения.
Управление выбором порядка убывания или возрастания приоритетов каналов запросов осуществляется по входам 4-5; 12-13 и изменением состояния триггера 22 блоков приоритетов 3, 11 (см. фиг.2), для единичного состояния триггера порядок следования приоритетов будет 1→2→...→l; 1→2→...→n для нулевого обратный, т. е. l→ (l-1)→...→2→1; n→(n-1)→...→2→1. Для варьирования последовательностью приоритетов при обслуживании поступивших сигналов запроса в диапазонах прямого или обратного порядка предназначены управляющие входы 71 -71; 141 14n устройства, на которые подаются приоритетные коды в регистры 27 соответствующих блоков приоритета 3, 11, которые с помощью дешифраторов 12 преобразуются в единичный позиционный код. Например, триггером 22 блок приоритета 3 устанавливает порядок следования приоритетов: 1→2→...→l, регистром 27 фиксируется прямой код первой группы запросов. Результаты процесса представлены таблицей 1 блоков 3, 11.
Блок 3 приоритета предназначен для обслуживания сигналов групповых запросов, поступающих на запросные входы 61 61 (см.фиг.1), т.е. наделение сигналов определенным уровнем приоритета в соответствии со значением управляющих сигналов на входах 4, 5 и 71 7l. Блок 11 приоритета предназначен для обслуживания сигналов запроса в наиболее приоритетной группе (согласно алгоритма обслуживания блока 3 приоритета), поступивших на запросные входы 211 21n, т.е. наделение сигналов определенным уровнем приоритета в соответствии со значением управляющих сигналов на входах 12, 13 и 141 14n.
Алгоритм обслуживания сигналов запросов блоком 3 приоритета соответствует 1→2→...→l т.е. среди одновременно зафиксированных сигналов групповых запросов наибольшим приоритетом наделен сигнал с наименьшим порядковым номером, из3,5,(l-1),l} зафиксированных групповых сигналов блоком 3 приоритета будет сформирован двоичный код исполнительного адреса третьей группы и с помощью единичного сигнала с разрядных входов 81 8l, т.е. единичным сигналом с выхода 83, будут поданы на запросные входы 211 - 21n блока 11 приоритета сигналы запросов, входящие в третью группу. В зависимости от состояния триггера 22 блока приоритета будет определен алгоритм обслуживания сигналов запроса третьей группы: 1→2→...→ →n;n→(n-1)→...→1.
Т. е. среди одновременно зафиксированных регистром 1 запроса в третьей группе на разрядных выходах 151 15n блока 11 приоритета появится сигнал, соответствующий наиболее приоритетному запросу.
Рассмотрим работу устройства более подробно.
Установим по входам 4-5 блока 3 приоритета среди групповых сигналов запроса: 1→2→...→l, подачей нулевого сигнала на входы 12-13 блока 11 приоритета установим порядок убывания приоритета запросных сигналов в группе n→(n-1)→...→2→1 Пусть в регистре 1 запросов зафиксированы единичные сигналы запросов от всех абонентов, причем на обслуживание необходимо задать запрос от третьей группы прямым кодом (согласно табл. 1), поданным на входы 71 71 блока 3 приоритета, тем самым задается алгоритм запроса в зависимости от наличия в них единичных сигналов, а именно 3→4→5→...→(n-1)→n→1→2 Групповые сигналы запроса на запросные входы 61 6l блока 3 приоритета формируются с помощью элементов ИЛИ 191 19l. Единичным сигналом с единичного триггера 22 блока 3 приоритета (см. фиг.2) через элементы И 231 23l, ИЛИ 251 25l обеспечивается подача всех сигналов запроса с запросных входов 61 6l на инверсные входы элементов И 331 33l, единичными сигналами с выходов элементов ИЛИ 251 25l элементы И 311 31l закрываются, сигнал поступает на выход элемента ИЛИ 26. В дешифраторе 28 возбуждается третий выход, единичный сигнал с которого открывает элемент И 303 и закрывает элемент И 293. Единичный сигнал с выхода элемента ИЛИ 26 подается на вторые входы элементов И 301 30l. На выходе элемента И 303 группы появится единичный сигнал, который через элемент ИЛИ 323 открывает элемент И 333, единичный сигнал с выхода которого, таким образом, появится на разрядном выходе 8 блока 3 приоритета. Этот единичный сигнал возбуждает третий вход шифратора 9.
Таким образом, обеспечивается выбор и кодирование наиболее приоритетного (в нашем случае третьего) дизъюктивного группового сигнала запроса среди зафиксированных. На входе шифратора 9 имеется позиционный код "001.00" (что соответствует третьей группе), который преобразуется в двоичный код номера приоритетной группы абонента (исполнительный адрес прикладной программы).
Пусть при прежних условиях имеются на входах 61 6l блока 3 приоритета дизъюктивные сигналы запросов. Исходя из установленного порядка убывания приоритетов 1→2→...→(l-1)→l и факта отсутствия единичного сигнала на третьем входе 63 запроса должен быть выбран на обслуживание запрос от четвертой группы, поскольку в регистре 27 блока 3 приоритета зафиксирован код приоритета третьей группы, единичным сигналом третьего выхода дешифратора 28 удерживается в закрытом состоянии элемент И 293 и подготавливается к срабатыванию элемент И 303, тем самым задается алгоритм убывания приоритетов 3→4→...→(l-1)→l→1→2
Продолжим рассмотрение работы устройства при условии наличия единичного сигнала на выходе 8 блока 3 приоритета (см. фиг.1), который открывает элементы И 1831- 183n т.е. будет опрошено состояние соответствующих разрядных выходов регистра 1 запросов. Сигналы с выходов элементов И 1831- 183n через элементы ИЛИ 211 21n блока 11 приоритета. Как ранее указывалось, нулевым состоянием триггера 22 блока приоритета 11 (см. фиг.2) задан приоритет обслуживания n→(n-1)→...→1 Пусть поступили сигналы от всех n абонентов в третьей группе, тогда единичный сигнал по запросному входу 21n поступит через элементы И 241 и ИЛИ 251 на инверсный вход И 311 и первый вход И 331, с 21(n-1) запросного входа блока 11 приоритета через элементы И 24n и ИЛИ 25n на инверсный вход И 31n, первый вход И 332, с первого запросного входа 21 блока 3 приоритета через элементы И 24n, ИЛИ 25n на инверсный вход И 31n, первый вход И 33n. Если наивысший приоритет задан второму абоненту (в третьей группе), то алгоритм обслуживания сигналов запросов будет следующим: 2→1→n→(n-1)→...→4→3. С этой целью, как уже указывалось, в регистре 27 блока 11 приоритета зафиксировано значение указанного приоритета в обратном коде в соответствии с табл. 1. При этом единичный сигнал будет иметь место на (n-1)-м выходе дешифратора 28, элемент И 29(n-1) будет закрыт, элемент И 30(n-1) подготовлен к срабатыванию, единичными сигналами по запросным входам 211 21n элементы И 311-31n будут закрыты, последовательная цепь прохождения единичного сигнала с выхода элемента ИЛИ 26 блока 11 приоритета разорвана, а элементы И 331 33n подготовлены к срабатыванию. Итак, единичный сигнал с выхода ИЛИ 26 проходит только через элементы И 30(n-1), ИЛИ 32(n-1) и открывает только один элемент И 33(n-1) и тем самым формируется на разрядном выходе 15(n-1) блока 11 приоритета.
На вход дешифратора 16 (см. фиг.1) подан код "00.0010", который является исполнительным адресом соответствующей прикладной программы.
Таким образом, исполнительный адрес общей прикладной программы по обслуживанию наиболее приоритетного сигнала будет представлен кодами шифраторов 9 и 16, т. е. на вход управляющей вычислительной машины будет подан код в третьей группе в прямом коде и код второго запроса в этой группе в дополнительно коде (сигнал второго запроса в третьей группе нулевым состоянием триггера 22 блока 11 приоритета будет скоммутирован на (n-1)-й вход шифратора 16, поскольку состояние триггера 22 и регистра 27 задается УВМ, то дополнительный код УВМ будет преобразован в прямой).
Код, поданный в УВМ с выхода шифратора 9, 16, будет соответствовать более приоритетному входному запросу с порядковым номером регистра 1 (2N+2), т.е. второй запрос в третьей группе с уровнем приоритета: 1→2→...→l; 2→1→n→(n-1)→...→3.
После обслуживания УВМ этого запроса указанный (2n+2) разряд регистра погашается УВМ (цепи гашения на чертежах не показаны), УВМ могут быть назначены новые управляющие сигналы на входы 4, 5, 71 7l блока 3 приоритета; 12, 13, 141 14n блока 11 приоритета и устройство переменного приоритета будет настроено на формирование наиболее приоритетного сигнала запроса по выше описанному алгоритму.
Устройство может быть реализовано на элементах вычислительной техники, например на элементах серии К155.
Использование совокупности существенных признаков общих: наличие триггера 22, элементов И 231 23n; И 241 24n; ИЛИ 26, ИЛИ 251 25n, регистра 27, дешифратора 28, И 291 29n, И 301 30n6 И 311 31n (элементы И 29 и И 31 выполнены с одним инверсным входом), ИЛИ 321 32n, И 331 33n, шифратора 9 с соответствующими функциональными связями и регистра 1 запросов, и новых совокупностей существенных признаков: дополнительный приоритетный блок 11, шифратор 16, L групп элементов И 181 18n, элементы ИЛИ 191 19n, И 201 - 20n с соответствующими функциональными связями с предварительным разбиением М входных запросов на L групп по n запросов в группе позволило повысить информативность устройства. Данной устройство с М NL (где - число групп запросов, число запросов в группе) информационными входами запросов реализовано по матричной схеме и состоит из двух идентичных приоритетных блоков: L входовый первый приоритетный блок и N входовый второй приоритетный блок. Информативность каждого приоритетного блока может быть оценена числом приоритетных уровней, так первый приоритетный блок реализует 2·C1L приоритетных уровней:

а второй приоритетный блок соответственно 2·C1N приоритетных уровней:

Итак, каждая группа, состоящая из N запросов, может быть наделена 2C1N уровнями приоритетов. Число таких групп L. Общее число приоритетных уровней определяется как L·2·C1N.
Благодаря логической функциональной связи между двумя уровнями (блоками) информативность всего устройства может быть оценена как
2·C1N·2·C1L·L = 4·C1N·C1L·L
Приоритетная перестраиваемость структуры может осуществляться одновременно по группам и среди запросов в группе, что позволяет обеспечить каждый запрос числом уровней приоритета:

В устройстве-прототипе каждый запрос характеризуется двумя приоритетными уровнями 2·C1LN/M = 2.
Пример. Рассмотрим устройство-прототип с девятью запросными входами (М= 9), тогда всего может быть реализовано приоритетных уровней:

Количество реализуемых комбинаций 2·9=18.
Теперь рассмотрим предлагаемое устройство с М=9 (L=3 количество групп, N= 3 количество запросов в группе). В группе возможная реализация приоритетных уровней:

т. е. 2·3= 6, а так как L=3, то возможны реализации приоритетов среди запросов в группах 6·6·6=216. Количество реализуемых приоритетов среди групп (L= 3) 3·2=6. Общее количество реализуемых приоритетов (в группе, в группах, среди групп( 6·6·6·6=1296.
Коэффициент информативности
η = 1296/18 = 72
Предложенное устройство также позволило сократить аппаратурные затраты, а следовательно, повысить надежность относительно устройства-прототипа с одинаковым количеством информационных входов, например М=100 (в предлагаемом устройстве предполагается разбиение на L=10 групп по N=10 запросов в каждой группе).
Сравнительный анализ аппаратурных затрат для устройства-прототипа и предлагаемого устройства приведен в табл. 2.
Регистры запросов по информационной емкости эквивалентны. Регистр кода приоритета 100-входовый, а у предлагаемого устройства два 10-входовых.
Таким образом, предлагаемое устройство позволяет расширить информационную емкость (информативность) за счет разбиения М-запросов на L-групп по N-элементов в группе, причем оптимальность достигается при L=N, при соблюдении условия М= L·N и использовании обратных информационных связей, а также сократить аппаратурные затраты, а следовательно, повысить надежность устройства.
Формула изобретения: Устройство переменного приоритета, содержащее регистр запросов, первый шифратор и первый блок приоритета, состоящий из элемента ИЛИ, триггера, дешифратора, регистра кода приоритета, первой и второй групп элементов ИЛИ и с первой по шестую групп элементов И, причем разрядные входы регистра запросов являются группой информационных входов устройства, первой группой управляющих входов которого являются входы задания режима и управляющие входы первого блока приоритета, единичный и нулевой входы триггера соединены с входами задания режима первого блока приоритета, единичный выход триггера подключен к первым входам элементов И первой группы, второй вход i-го элемента И первой группы число информационных входов первого блока приоритета) соединен с первым входом j-го элемента И второй группы (j n i + 1) и подключен к i-му запросному входу первого блока приоритета, нулевой выход триггера соединен с вторыми входами элементов И второй группы, выходы i-го элемента И первой группы и j-го элемента И второй группы соединены с входами i-го элемента ИЛИ первой группы, входы регистра кода приоритета соединены с управляющими входами первого блока приоритета, а выходы подключены к одноименным входам дешифратора, выходы которого соединены с инверсными входами одноименных элементов И третьей группы и с первыми входами одноименных элементов И четвертой группы, выходы элементов И третьей и четвертой групп соединены с входами одноименных элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы подключены к прямым входам одноименных элементов И пятой группы и к прямым входам одноименных элементов И шестой группы, выходы которых являются выходами первого блока приоритета, выходы элементов ИЛИ первой группы соединены с одноименными входами элемента ИЛИ, с вторыми входами одноименных элементов И шестой группы и с инверсными входами одноименных элементов И пятой группы, выход k-го (k 1, n 1) элемента И пятой группы подключен к прямому входу (k + 1)-го элемента И третьей группы, выход n-го элемента И пятой группы соединен с прямым входом первого элемента И третьей группы, выходы первого блока приоритета подключены к одноименным входам первого шифратора, выходы которого являются первой группой информационных выходов устройства, отличающееся тем, что в него введены второй шифратор, две группы элементов ИЛИ, L групп по N элементов И (где число групп запросов, N число запросов в группе) и второй блок приоритета, выполненный аналогично первому, причем l-, m-й (где разрядный выход регистра запросов соединен с первым входом m-го элемента И l-й группы и с m-м входом l-го элемента ИЛИ первой группы, выходы элементов ИЛИ первой группы соединены с одноименными запросными входами первого блока приоритета, каждый выход которого соединен с вторыми входами элементов И одноименной группы, выход m-го элемента И l-й группы подключен к l-му входу m-го элемента ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с одноименными запросными входами второго блока приоритета, входы задания режима и управляющие входы которого являются второй группой управляющих входов устройства, выходы второго блока приоритета подключены к одноименным входам второго шифратора, выходы которого являются второй группой информационных выходов устройства.