Forbidden

You don't have permission to access /zzz_siteguard.php on this server.

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ РАВЕНСТВА - Патент РФ 2090921
Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ РАВЕНСТВА
УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ РАВЕНСТВА

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ РАВЕНСТВА

Патент Российской Федерации
Суть изобретения: Изобретение относится к области автоматики и аналоговой вычислительной техники и может быть использовано для фиксации равенства двух аналоговых сигналов, для выделения амплитудно-временных координат пересечения двух аналоговых однополярных процессов и др. Цель изобретения - расширение функциональных возможностей. В устройство, содержащее последовательно соединенные дифференциальный усилитель и формирователь модуля, введены первый амплитудный селектор, воспроизводящий функции бесконечнозначной логики , и второй амплитудный селектор, воспроизводящий функцию , первые входы первого и второго амплитудных селекторов присоединены к инвертирующему входу устройства, а их вторые входы присоединены к выходу формирователя модуля, входы первого и второго амплитудных селекторов объединены и образуют выход устройства. 3 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2090921
Класс(ы) патента: G05B1/02, H03K5/24
Номер заявки: 94029209/09
Дата подачи заявки: 04.08.1994
Дата публикации: 20.09.1997
Заявитель(и): Ульяновский политехнический институт
Автор(ы): Волгин Л.И.
Патентообладатель(и): Ульяновский политехнический институт
Описание изобретения: Изобретение относится к области автоматики и аналоговой вычислительной техники и может быть использовано для фиксации равенства двух аналоговых сигналов x1 и x2 с выделением сигнала x1 x2 xi на выходе устройства, для выделения амплитудно-временных координат пересечений двух аналоговых однополярных процессов x1(t) и x2(t) и др.
Известны устройства для воспроизведения функции равенства двух сигналов

(см. например, статью "Некоторые вопросы нейтронной логики" в кн. "Вопросы бионики", М. Наука, 1967, стр. 170, рис. 7, в).
Недостатком известных устройств является ограниченные функциональные возможности, так как функция равенства eqv(x1, x2) воспроизводится только для положительных сигналов x1>0, x2>0.
Наиболее близким к предлагаемому схемному решению является устройство, построенное на трех формальных нейронах с возбуждающим и тормозящим входами (см. Н. В.Позин. Моделирование нейронных структур. М. Наука, 1970, стр. 85, рис.33).
Прототип обладает тем же недостатком, т.е. искомая функция eqv(x1, x2) воспроизводится только для положительных значений x1>0, x2>0.
Целью изобретения является расширение функциональных возможностей за счет воспроизведения функции равенства как для положительных (x1>0, x2>0) так и отрицательных (x1<0, x2<0) значениях аргументов x1 и x2.
Поставленная цель достигается тем, что в устройство, содержащее последовательно соединенные дифференциальный усилитель и формирователь модуля, введены первый амплитудный селектор, воспроизводящий функцию бесконечнозначной логики и второй амплитудный селектор, воспроизводящий функцию первые входы первого и второго амплитудных селекторов присоединены к инвертирующему входу устройства, а их вторые входы присоединены к выходы формирователя модуля, выходы первого и второго амплитудных селекторов объединены и образуют выход устройства.
Схема предлагаемого устройства изображена на фиг.1. Здесь 1 есть дифференциальный операционный усилитель, 2 формирователь модуля, 3 и 4 - соответственно первый (максимизирующий) и второй (минимизирующий) амплитудные селекторы.
Выход дифференциального усилителя 1 присоединен к входу формирователя модуля 2. Первые входы первого 3 и второго 4 амплитудных селекторов присоединены к инвертирующему входу дифференциального усилителя 1, а их вторые входы присоединены к выходу формирователя модуля.
Работа устройства осуществляется следующим образом.
На инвертирующий и неинвертирующий входы дифференциального усилителя 1 с большим коэффициентом усиления подаются соответственно аналоговые сигналы x1 x1(t) и x2 x2(t) одинаковой полярности. Напряжение на выходе формирователя модуля 2 определяется выражением

где K R2/R1 коэффициент усиления дифференциального усилителя 1, R1 и R2 соответственно сопротивления резисторов R1 и R2.
Выходные напряжения первого 3 и второго 4 амплитудных селекторов определяются соответственно выражениями
z11 max(0, x1 y), z22 min(0, x1 + y).
Выходное напряжение устройства определяется суммой z z11 + z22 выходных напряжений первого 3 и второго 4 амплитудных селекторов (AC)

При x1>0 выходное напряжение z22 второго амплитудного селектора 4 равно нулю, а выходное напряжение z11 первого амплитудного селектора 3 при достаточно большом коэффициенте усиления K определяется выражением

Этим же выражением определяется выходное напряжение z22 второго амплитудного селектора 4, когда x1<0 (при x1<0 выходное напряжение z11 0).
Если выходные напряжения x1, x2 ∈ {0,1} являются двузначными переменными, то устройство (фиг. 1) воспроизводит булеву логическую функцию "И" Z = x1∧x2.
Если напряжение x1 не изменит свою полярность, то при x1>0 в схеме по фиг. 1 второй AC 4 может быть удален, соответственно при x1<0 может быть удален первый AC 3.
Погрешность воспроизведения функции равенства определяется выражением γ ≅100/2K[% и может быть сведена к заданной малой величине путем выбора соответствующего значения коэффициента усиления K=R2/R1 дифференциального усилителя 1. В частности, при K=100 погрешность g≅±1% при K 1000 погрешность g≅±0,1%
На фиг. 2, а изображена одна из возможных схем, являющейся базовой для построения первого 3 и второго 4 амплитудных селекторов. На фиг.2,б представлено ее условное изображение.
Выходные напряжения по первому U1 и второму U2 выходам амплитудного селектора по фиг.2 определяются соответственно выражениями

При = 0 (при заземлении второго входа в AC по фиг.2) AC по фиг.2 по максимизирующему (первому) выходу воспроизводит функцию первого амплитудного селектора 3 в схеме по фиг. 1.
При = 0 (при заземлении третьего входа в AC по фиг.2) AC по фиг.2 по минимизирующему выходу воспроизводит функции второго амплитудного селектора 4 (фиг.1).
Устройство (фиг. 1) может быть использовано для выделения амплитудно-временных координат (Ui, ti) точек пересечения двух однополярных процессов x1 x1(t) и x2 x2(t). В этом случае на выходе устройства будем иметь последовательность коротких импульсов (фиг.3), положение которых ti на временной оси t совпадает с моментами пересечения процессов x1(t) и x2(t), а амплитуды Ui импульсов выходных импульсов равны уровням сигналов x1 и x2, при которых процессы x1(t) и x2(t) пересекаются.
Класс воспроизводимых функций может быть расширен при использовании дополнительных входов (на фиг.1 изображены штриховыми линиями).
При x1>0, x2>0 выходные напряжения z, первому Z1 и второму Z2 дополнительным выходам определяются соответственно выражениями


По третьему дополнительному выходу Z3 устройство является усилителем модуля разности двух сигналов, так как

Таким образом, в отличие от прототипа предложенное схемное решение воспроизводит функцию равенства при любой согласованной полярности (sign x1 sign x2) входных сигналов x1 и x2 при одинаковой с прототипом точности, что расширяет функциональные возможности устройства. При этом предложенное схемное решение в отличие от прототипа воспроизводит более широкий класс функций, что также расширяет его функциональные возможности.
Формула изобретения: Устройство для воспроизведения функции равенства, содержащее дифференциальный усилитель с большим коэффициентом усиления, первый и второй входы которого являются соответственно инвертирующим и неинвертирующим входами устройства и формирователь модуля, вход которого соединен с выходом дифференциального усилителя, отличающееся тем, что в устройство введены первый амплитудный селектор, воспроизводящий функцию бесконечнозначной логики и второй амплитудный селектор, воспроизводящий функции первые входы первого и второго амплитудных селекторов присоединены к инвертирующему входу устройства, а их вторые входы присоединены к выходу формирователя модуля, выходы первого и второго амплитудных селекторов объединены и образуют выход устройства.