Forbidden

You don't have permission to access /zzz_siteguard.php on this server.

ПЕРЕКЛЮЧАТЕЛЬ ДВУХ СЕТЕЙ ПЕРЕМЕННОГО ТОКА - Патент РФ 2092972
Главная страница  |  Описание сайта  |  Контакты
ПЕРЕКЛЮЧАТЕЛЬ ДВУХ СЕТЕЙ ПЕРЕМЕННОГО ТОКА
ПЕРЕКЛЮЧАТЕЛЬ ДВУХ СЕТЕЙ ПЕРЕМЕННОГО ТОКА

ПЕРЕКЛЮЧАТЕЛЬ ДВУХ СЕТЕЙ ПЕРЕМЕННОГО ТОКА

Патент Российской Федерации
Суть изобретения: Изобретение относится к устройствам для переключения электрических несинхронных сетей переменного тока при резервировании питания и может быть использовано в системах питания устройств автоматики и вычислительной техники. Переключатель содержит шину первой сети переменного тока, шину второй сети переменного тока и подключенные к шинам тиристорные ключи, выходы которых объединены и соединены с нагрузкой. Кроме того, к этим шинам подключены блоки гальванической развязки, выходы которых через детекторы нуля, а также через блоки контроля напряжения и блок логической обработки подсоединены ко входам согласующих устройств, выходы которых соединены с управляющими входами тиристорных ключей. В состав каждого блока контроля напряжения входят последовательно соединенные выпрямитель, параметрический стабилизатор, пиковый детектор и компаратор. Второй вход компаратора подключен к выходу источника опорного напряжения. В состав блока логической обработки входят инверторы, входы которых соединены со входами блока и первыми входами логических элементов И-НЕ. Элементы задержки подключены к выходам R - S - триггера и к первым входам логических элементов И, выходы которых являются выходам блока. 2 з.п. ф-лы, 4 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2092972
Класс(ы) патента: H03K17/56
Номер заявки: 94027473/09
Дата подачи заявки: 19.07.1994
Дата публикации: 10.10.1997
Заявитель(и): Научно-исследовательский институт автоматики
Автор(ы): Белов В.А.
Патентообладатель(и): Научно-исследовательский институт автоматики
Описание изобретения: Изобретение относится к устройствам для переключения электрических несинхронных сетей переменного тока при резервировании питания и может быть использовано в системах питания устройств автоматики и вычислительной техники.
Известен электронный коммутатор сети переменного тока, содержащий тиристорные ключи, встречно-параллельно включенные в одну из шин сети и управляющими входами соединенных с выходом блока включения тиристоров, вход которого подключен к выходу управляемого триггера, трансформатор, входом подключенный к сети, а выходом к входу источника питания, формирователь импульсов синхронизации, элемент И, инвертор и запускающий ключ [1]
Недостатками известного устройства являются низкая надежность и сложность устройства.
Наиболее близким техническим решением к изобретению является ключ переменного тока, содержащий тиристорный блок, выход которого подключен к нагрузке, а вход к шине питающей сети и ко входу детектора нуля, выход которого через элементы управления и гальванической развязки подсоединен к управляющему входу тиристорного блока [2]
Недостатками известного устройства являются отсутствие контроля за величиной питающего напряжения и возможность возникновения перегрузочного тока при одновременном открытии тиристоров обеих сетей переменного тока.
Сущность предлагаемого изобретения заключается в том, что в переключатель двух сетей переменного тока, содержащий первый тиристорный ключ переменного тока, вход которого подключен к шине первой сети переменного тока и ко входу первого блока гальванической развязки, выход которого соединен со входом первого детектора нуля, выход которого подключен к первому входу первого согласующего устройства, выходом соединенного с управляющим входом первого тиристорного ключа, второй тиристорный ключ переменного тока, вход которого подключен к шине второй сети переменного тока и ко входу второго блока гальванической развязки, выход которого соединен со входом второго детектора нуля, выход которого подключен к первому входу второго согласующего устройства, выходом соединенного с управляющим входом второго тиристорного ключа, введены блок логической обработки и два блока контроля напряжения, причем вход первого блока контроля напряжения подключен к выходу первого блока гальванической развязки, а выход к первому входу блока логической обработки, вход второго блока контроля напряжения подключен к выходу второго блока гальванической развязки, а выход ко второму входу блока логической обработки, первый выход которого соединен со вторым входом первого согласующего устройства, а второй выход со вторым входом второго согласующего устройства, причем выходы тиристорных коммутаторов соединены между собой и подключены к нагрузке.
Блок контроля напряжения содержит источник опорного напряжения, компаратор, пиковый детектор, параметрический стабилизатор и выпрямитель, вход которого является входом блока контроля напряжения, а выход соединен со входом параметрического стибилизатора, выходом подключенного ко входу пикового детектора, выход которого соединен с первым входом компаратора, второй вход которого подключен к выходу источника опорного напряжения, а выход компаратора является выходом блока контроля напряжения.
Блок логической обработки содержит R-S триггер, первый и второй логические элементы И, первый и второй логические элементы И-НЕ, первый и второй D триггеры, первый и второй элементы задержки и первый и второй инверторы, причем вход первого инвертора соединен со счетным входом первого D триггера, первым входом первого логического элемента И-НЕ и является первым входом блока логической обработки, а выход первого инвертора соединен с первым входом второго логического элемента И-НЕ, выходом подключенного к R-входу R-S триггера, вход второго инвертора соединен со счетным входом второго D - триггера, вторым входом второго логического элемента И-НЕ и является вторым входом блока логической обработки, а выход второго инвертора соединен со вторым входом первого логического элемента И-НЕ, выходом подключенного к S-входу R-S триггера, первых выход R-S триггера через первый элемент задержки соединен со входами D и R первого D триггера, а выход является вторым входом блока логической обработки, второй выход R-S триггера через второй элемент задержки соединен со входами D и R второго D триггера и первым входом второго логического элемента И, второй вход которого подключен к выходу второго D триггера, а выход является первым выходом блока логической обработки.
Предлагаемое техническое решение позволяет получить резервированную сеть переменного тока, пригодную для питания ответственных потребителей, при этом минимизируется время перехода с одной сети на другую и полностью исключается возможность гальванической завязки сетей переменного тока.
На фиг. 1 приведена электрическая схема переключателя; на фиг. 2 - электрическая схема блока контроля напряжения;на фиг. 3 электрическая схема блока логической обработки; на фиг. 4 временные диаграммы работы переключателя.
Переключатель содержит шину 1 первой сети переменного тока, шину 2 второй сети переменного тока и подключенные к шинам тиристорные ключи 3 и 4, выходы которых объединены и соединены с нагрузкой 5. Кроме того, к шинам 1 и 2 подключены блоки гальванической развязки 6 и 7, выходы которых через детекторы 8 и 9 нуля, а также через блоки 10 и 11 контроля напряжений и блок 12 логической обработки подсоединены ко входам согласующих устройств 13 и 14, выходы которых соединены с управляющими входами тиристорных ключей 3 и 4. В состав каждого блока 10 и 11 контроля напряжения входят последовательно соединенные выпрямитель 15, параметрический стабилизатор 16, пиковый детектор 17 и компаратор 18. Второй вход компаратора подключен к выходу источника 19 опорного напряжения. В состав блока 12 логической обработки входят инверторы 20 и 21, входы которых соединены со входами блока и входами логических элементов И-НЕ 22, 23. Элементы задержки 24, 25 подключены к выходам R-S -триггера 26 и к первым входам логических элементов И 27, 28, выходы которых являются выходами блока, а вторые входы соединены с выходами D триггеров 29, 30.
На фиг. 4 изображены временные диаграммы на следующих цепях переключателя:
A- напряжение на шине 1 первой сети переменного тока;
B напряжение на шине 2 второй сети переменного тока;
C напряжение на выходной шине переключателя;
D напряжение на выходе выпрямителя 16;
E напряжение на выходе пикового детектора 17;
F сигнал на выходе компаратора 18 блока контроля напряжения 11;
G сигнал на первом выходе R-S триггера 26;
H сигнал на выходе D триггера 29;
K сигнал на выходе логического элемента И 28;
L сигнал на выходе логического элемента И 27.
Переключатель работает следующим образом. При включении переключателя и появлении на его входных шинах 1 и 2 номинального напряжения питания (диаграммы A и B, фиг. 4) R-S триггер 26 и D -триггеры 29 и 30 блока 12 логической обработки автоматически устанавливаются схемой первоначальной установки (не показана) в исходное состояние, при котором на втором выходе триггера 26 формируется сигнал логической единицы, на первом сигнал логического нуля, на выходе триггера 30 устанавливается сигнал логической единицы, а на выходе триггера 29 сигнал логического нуля. На выходе логического элемента И 28 формируется сигнал логической единицы, который открывает согласующее устройство 14 по второму входу. Импульсы с выхода детектора нуля 9, генерируемые в момент перехода синусоидального напряжения на шине первой сети переменного тока через нулевое значение, поступают на первый вход согласующего устройства 14. На выходе согласующего устройства 14 формируются импульсы, отпирающие тиристорный ключ 3. На нагрузке 5 появляется напряжение первой сети переменного тока, запитывая ее (диаграмма С, фиг. 4).
Переключатель находится в указанном состоянии до тех пор, пока величина напряжения первой сети переменного тока находится в заданных пределах, не снижаясь ниже допустимого значения.
Блоки 10 и 11 контроля напряжения следят за величиной напряжения на шинах сетей переменного тока, при этом принцип контроля следующий. Выпрямленные выпрямителем 15 полуволны синусоидального напряжения (диаграмма D, фиг. 4) соответствующей сети ограничиваются по амплитуде стабилизатором 16. Скважность полученных при этом импульсов трапецеидальной формы зависит от величины напряжения на шине питания и при номинальном значении напряжения практически близка к единице. Заряженная до амплитуды импульса емкость пикового детектора 17 за время паузы успевает разрядиться на очень малую величину, т. е. напряжение на ней не достигает уровня опорного напряжения (показанного на диаграмме E, фиг. 4 штриховой линией). На выходе компаратора 18 при этом устанавливается уровень логического нуля.
Рассмотрим случай снижения уровня напряжения на шине первой сети переменного тока ниже допустимого уровня.
При снижении уровня напряжения на шине первой сети уменьшается амплитуда напряжения на выходе выпрямителя 15 блока 11 контроля и увеличивается скважность импульсов на входе пикового детектора 17.
Емкость пикового детектора за время паузы разряжается до все меньшего значения и в определенный момент времени достигает уровня опорного напряжения источника опорного напряжения 19. На выходе компаратора 18 при этом формируются прямоугольные импульсы (диаграмма F, фиг. 4), длительность тем больше, чем меньше уровень напряжения на шине сети переменного тока.
Первым выходным импульсом компаратора 18 через логический элемент И-НЕ 23 R-S -триггер 26 перебрасывается во второе состояние, при котором на его втором выходе формируется сигнал логического нуля, а на первом выходе сигнал логической единицы (диаграмма G, фиг. 4), который через элемент задержки 24 снимает сигнал запрета с R входа триггера 29. Логический элемент И 27 открывается по первому входу, а логический элемент И 28 запирается. На согласующее устройство 14 поступает сигнал запрета на прохождение управляющих импульсов тиристорного ключа 3. Тиристорный ключ 4 также находится в запертом состоянии, так как продолжает находиться в закрытом состоянии логический элемент И 27 по второму входу.
Очередным импульсом на выходе компаратора 18 блока 11 контроля напряжения, поступающем на счетный вход D триггера 29, последний перебрасывается в состояние, при котором на его выходе вырабатывается сигнал логической единицы (диаграмма H, фиг. 4). Логический элемент И 27 открывается по второму выходу и снимает запрет с согласующего устройства 13 (диаграмма L, фиг. 4). Тиристор 4 открывается очередным импульсом с выхода детектора нуля 8, генерируемым в момент перехода синусоидального напряжения на шине второй сети питания через нуль, и подключает шину 2 к нагрузке 5.
Таким образом, благодаря тому, что переключатель осуществляет контроль за состоянием сетей переменного тока и с малой задержкой выдает сигнал на коммутацию, время переключения сетей сокращается до минимума, а блок логической обработки не допускает включения резервной сети, пока не произошло надежное запирание тиристорного ключа основной сети.
При работе переключателя в аварийных режимах возможен вариант, когда одна сеть отключена от входной шины переключателя, а во второй произошел кратковременный провал напряжения. Чтобы не допустить в таком режиме переключения на отключенную сеть, в блок логической обработки 12 введены инверторы 20, 21 и логические элементы И-НЕ 22, 23, которые запрещают прохождение импульсов с выхода блоков контроля напряжения на соответствующий вход R-S триггера 26, если резервная сеть находится в отключенном состоянии. Это исключает полное обесточивание нагрузки даже в аварийных режимах.
Источники информации:
1. Электронная техника в автоматике. Под ред. Ю. И. Конева. М. Радио и связь, Вып. 12, 1981, с. 42-244, рис. 2.
2. Авторское свидетельство СССР N 1290509, М.кл. H 03 K 17/68, БИ N 6, 1987.
Формула изобретения: 1. Переключатель двух сетей переменного тока, содержащий первый тиристорный ключ переменного тока, вход которого подключен к шине первой сети переменного тока и входу первого блока гальванической развязки, выход которого соединен с входом первого детектора нуля, выход которого подключен к первому входу первого согласующего устройства, выходом соединенного с управляющим входом первого тиристорного ключа, второй тиристорный ключ переменного тока, вход которого подключен к шине второй сети переменного тока и входу второго блока гальванической развязки, выход которого соединен с входом второго детектора нуля, выход которого подключен к первому входу второго согласующего устройства, выходом соединенного с управляющим входом второго тиристорного ключа, отличающийся тем, что в переключатель введены блок логической обработки и два блока контроля напряжения, входы которых соединены соответственно с выходами первого и второго блоков гальванической развязки, а выходы - соответственно с первым и вторым входом блока логической обработки, выходы которого подключены соответственно к вторым входам первого и второго согласующих устройств, причем выходы тиристорных коммутаторов соединены между собой и подключены к нагрузке.
2. Переключатель по п. 1, отличающийся тем, что блок контроля напряжения содержит источник опорного напряжения, компаратор, пиковый детектор, параметрический стабилизатор и выпрямитель, вход которого является входом блока контроля напряжения, а выход соединен с входом параметрического стабилизатора, выходом подключенного к входу пикового детектора, выход которого соединен с первым входом компаратора, второй вход которого подключен к выходу источника опорного напряжения, а выход компаратора является выходом блока контроля напряжения.
3. Переключатель по п. 1, отличающийся тем, что блок логической обработки содержит два логических элемента И, два элемента задержки, два инвертора, RS-триггер, первый логический элемент И НЕ и второй логический элемент И - НЕ, первый вход которого через первый инвертор подключен к счетному входу первого D-триггера, первому входу первого логического элемента И НЕ и является первым входом блока логической обработки, второй вход подсоединен к счетному входу второго D-триггера, через второй инвертор к второму входу первого логического элемента И НЕ и является вторым входом блока логической обработки, а выходы логических элементов И НЕ подключены к соответствующим входам RS-триггера, первый выход которого соединен непосредственно с первым входом, а через первый элемент задержки и первый D-триггер с вторым входом первого логического элемента И, второй выход соединен непосредственно с первым входом, а через второй элемент задержки и второй D-триггер с вторым входом второго логического элемента И, причем выходы логических элементов И являются соответствующими выходами блока логической обработки.