Forbidden

You don't have permission to access /zzz_siteguard.php on this server.

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА В ДВОИЧНЫЙ УНИТАРНЫЙ КОД - Патент РФ 2097918
Главная страница  |  Описание сайта  |  Контакты
УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА В ДВОИЧНЫЙ УНИТАРНЫЙ КОД
УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА В ДВОИЧНЫЙ УНИТАРНЫЙ КОД

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА В ДВОИЧНЫЙ УНИТАРНЫЙ КОД

Патент Российской Федерации
Суть изобретения: Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразований сигналов. Техническим результатом изобретения является повышение быстродействия устройства за счет параллельного способа организации преобразования код в код. Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код содержит дешифратор с инверсными выходами и блок элементов И. Отличительная особенность устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код заключается в параллельном способе организации работы элементов И. 3 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2097918
Класс(ы) патента: H03M7/02
Номер заявки: 94010177/09
Дата подачи заявки: 22.03.1994
Дата публикации: 27.11.1997
Заявитель(и): Курский политехнический институт
Автор(ы): Титенко Е.А.; Титов В.С.; Довгаль В.М.
Патентообладатель(и): Курский политехнический институт
Описание изобретения: Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразователей сигналов.
Известны устройства, которые реализуют дискретные преобразования сигналов с помощью универсальных ЭВМ [1] или многофункциональных кодовых преобразователей [2] Недостатками данных устройств являются большие аппаратурные затраты и сложный алгоритм взаимодействия соответственно.
Наиболее близким техническим решением является устройство для преобразования двоичного кода в двоичный унитарный код, содержащее дешифратор, источник сигнала логической единицы, ключи. Внешними входами устройства являются входы дешифратора, а внешними выходами устройства выходы ключей [3] Выходы дешифратора открывают ключи тогда, когда на ключ подается нулевой потенциал. В том случае, когда ключ открыт, единица с его входа передается на выход, тем самым достигается преобразование двоичного кода в двоичный унитарный код. Быстродействие данного устройства зависит от длины цепи ключей, пропускающих логическую единицу слева направо от источника сигнала логической единицы, что приводит к непродуктивным затратам времени из-за последовательного способа организации работы устройства при формировании выходных сигналов.
Технической задачей изобретения является повышение быстродействия устройства преобразования двоичного кода в двоичный унитарный код за счет параллельного способа организации работы блока ключей.
Задача решается тем, что в устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код, содержащее дешифратор, входы которого являются входами устройства, введен блок элементов И, выходы каждого элемента И блока являются соответствующими выходами устройства, выходы дешифратора (инверсные) соединены с соответствующими входами элементов И блока, причем каждый элемент И выполнен с i+1 входами, где i номер элемента И (i 0 2n 2), элементы И организованы по принципу "монтажное И" (линии с открытым коллектором).
Для реализации устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код необходимо построить схему блока элементов И, которые выполняют логическую функцию в соответствии с формулой:

где Zi выход i-го элемента И;
инверсный выход дешифратора;
i номер элемента И (i 0 2n 2).
Например:

Всякий раз, когда на входах элемента И имеется хотя бы один нулевой сигнал, то на выходе данного элемента И формируется нулевой потенциал а тогда, когда на входах элемента И не существует нулевого сигнала, то на его выходе формируется единичный потенциал.
На фиг. 1 показана структурная схема устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код; на фиг. 2 - функциональная схема блока элементов И; на фиг. 3 таблица, поясняющая работу устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код.
Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код содержит дешифратор 1 с инверсными выходами и блок 2 элементов И, входы 3 для подачи двоичного кода, выходы 4 двоичного непозиционного нормализованного унитарного кода. Выходы дешифратора 1 соединены со входами параллельного блока ключей 2 в соответствии с формулой:

Устройство работает следующим образом. Двоичный код по входам 3 поступает в устройство. Дешифратор 1 преобразует его в инверсный унитарный код, который подается в блок 2 элементов И. Двоичный непозиционный нормализованный унитарный код формируется на выходах 4 блока 2 элементов И независимо по каждому разряду, чем и достигается высокое быстродействие работы устройства.
При реализации элементов И как линий с открытым коллектором следует принять во внимание, что дешифратор 1 должен иметь выходные транзисторы с открытым коллектором. Линии с открытым коллектором, реализующие многовходовые элементы И, должны быть согласованы соответствующими резисторами в зависимости от числа подсоединенных выходов дешифратора 1.
Формула изобретения: Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код, содержащее дешифратор, входы которого являются информационными входами устройства, отличающееся тем, что в него введен блок элементов И и дешифратор выполнен с инверсными выходами, выходы каждого элемента И блока являются соответствующими выходами устройства, каждый элемент И выполнен с i + 1 входами, инверсные выходы дешифратора соединены с соответствующими входами элементов И блока по формуле

где Zi выход i-го элемента И;
инверсный выход дешифратора;
m число выходов дешифратора;
i номер элемента И (i 0 2n 2).