Главная страница  |  Описание сайта  |  Контакты
СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ СТРУКТУР
СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ СТРУКТУР

СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ СТРУКТУР

Патент Российской Федерации
Суть изобретения: Использование: технология полупроводниковых приборов. Сущность изобретения: способ изготовления полупроводниковых структур включает соединение исходной подложки через соединительный слой с опорной подложкой, удаление части исходной подложки, формирование активных элементов. Со стороны соединительного слоя на исходной подложке формируют низкоомный слой, в качестве опорной подложки используют высокоомный полупроводник либо проводник, легированный сурьмой, а в качестве исходной подложки используют монокристаллическую подложку с эпитаксиальным слоем, либо с микрорельефом, покрытым диэлектриком, либо с микрорельефом, частично покрытым диэлектриком. 2 з.п. ф-лы, 10 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

   С помощью Яндекс:  

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2102817
Класс(ы) патента: H01L21/76
Номер заявки: 93011203/25
Дата подачи заявки: 02.03.1993
Дата публикации: 20.01.1998
Заявитель(и): Арендное предприятие "Кремний"
Автор(ы): Матовников В.А.; Жилин Л.М.; Бурьба В.В.; Шеин Ю.Ф.
Патентообладатель(и): Арендное предприятие "Кремний"
Описание изобретения: Изобретение относится к технологии полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур, используемых для производства диодов, транзисторов, тиристоров, интегральных схем и кремниевых структур с диэлектрической изоляцией.
Для формирования полупроводниковых структур, используемых в производстве высоковольтных полупроводниковых приборов, применяют различные способы, заключающиеся в эпитаксиальном осаждении или наращивании на слаболегированную монокристаллическую подложку сильнолегированного низкоомного полупроводникового слоя, обработке поверхности осажденного полупроводникового слоя параллельно обратной поверхности монокристаллической подложки и последующем удалении до необходимой толщины монокристаллической подложки [1] [2]
Недостатком этих способов является то, что при высокотемпературных процессах происходит автолегирование рабочей стороны пластины примесями осажденного слоя.
Основным недостатком этих способов является то, что с повышением диаметра структур необходимо увеличивать толщину несущего наращиваемого поликремниевого слоя, что приводит к короблению структур, нарушению плоскопараллельности пластин за счет подпыла поликремния и снижения теплоотвода с кристаллов, полученных из этих структур.
Наиболее близким техническим решением к данному изобретению является способ изготовления полупроводниковых структур с диэлектрической изоляцией, в котором на поверхности исходной подложки, представляющей собой монокристаллическую подложку с эпитаксиальным слоем, формируют микрорельеф покрытий диэлектриком, после чего соединяют через слой с опорной кремниевой подложкой и затем удаляют часть исходной подложки со стороны, обратной рельефу, до создания отдельных монокристаллических "карманов", в которых формируют активные элементы [3]
Основными недостатками этого способа являются невозможность реализации контакта к активным элементам с обратной стороны кристаллов и плохой теплоотвод с кристаллов.
Основным техническим результатом данного изобретения является: уменьшение коробления пластин, усиление их механической прочности, снижение автолегирования.
Предложенный способ изготовления полупроводниковых структур позволяет повысить качество структур большого диаметра за счет уменьшения толщины наносимых слоев, устранения коробления структур и автолегирования рабочей поверхности из низкоомного слоя, улучшения теплоотвода с кристаллов и возможность реализации контакта к активным элементам с обратной стороны кристаллов, например, к коллекторам мощных транзисторов кремниевых структур с диэлектрической изоляцией через окна в диэлектрике на дне "карманов", а также за счет отсутствия автолегирования рабочей стороны пластины примесями осажденного низкоомного слоя.
Данный технический результат достигается тем, что в способе изготовления полупроводниковых структур сначала формируют, например, диффузией на исходной подложке низкоомный слой, соединяют его через соединительный слой стекла с опорной подложкой, изготовленной из высокоомного полупроводника или полупроводника, легированного сурьмой, затем удаляют часть монокристаллической подложки, формируют в полупроводниковой структуре активные элементы.
Низкоомный слой формируют на исходной подложке, в качестве которой используют монокристаллическую подложку с эпитаксиальным слоем, либо с микрорельефом, покрытым диэлектриком, либо с микрорельефом, частично покрытым диэлектриком, после формирования в полупроводниковой структуре активных элементов, перед разделением ее на кристаллы, удаляют опорную подложку и соединительный слой. В качестве соединительного слоя используют стекло.
Такой способ позволяет снизить коробление структур большого диаметра за счет уменьшения толщины низкоомного слоя, отпадает необходимость в нанесении и сохранении защитного покрытия, так как функции защитного покрытия выполняет опорная подложка, а соединительный слой выполняет функции буферного слоя при утонении структуры.
На фиг.1 представлена исходная полупроводниковая монокристаллическая подложка с монокристаллическим слоем меньшей омности и низкоомным слоем; на фиг. 2 показана подложка после снятия части низкоомного слоя и удаления подпыла (буртика) с обратной стороны; на фиг.3 монокристаллическая подложка, соединенная с опорной пластиной; на фиг.4 монокристаллическая подложка после калибровки структуры по диаметру и удаления части монокристаллической подложки параллельно опорной пластине; на фиг.5 структура после удаления опорной пластины и соединительного слоя (активные элементы не показаны).
Полупроводниковая структура имеет монокристаллическую подложку 1, первый монокристаллический слой 2, "буртик" с обратной стороны подложки от первого монокристаллического слоя 3, нарост от первого монокристаллического слоя по краю подложки 4, второй низкоомный моно- или поликристаллический слой 5, "буртик" с обратной стороны подложки от второго моно- или поликристаллического слоя 6, нарост от второго моно- или поликристаллического слоя по краю подложки 7, соединительный слой 8, опорную пластину 9.
На фиг.6 представлена исходная полупроводниковая подложка с микрорельефом, частично покрытая диэлектриком, с нарощенным на ней низкоомным слоем; на фиг. 7 подложка после снятия части низкоомного слоя и удаления подпыла ("буртика") с обратной стороны; на фиг.8 подложка, соединенная с опорной подложкой; на фиг.9 полупроводниковая структура после калибровки ее по диаметру и удаления части исходной подложки параллельно опорной подложке; на фиг. 10 структура после удаления опорной подложки и соединительного слоя (активные элементы не показаны).
Полупроводниковая структура имеет исходную полупроводниковую подложку с микрорельефом 1, слой диэлектрика 10, окна в диэлектрике на дне "карманов" 11, низкоомный слой 5, "буртик" с обратной стороны подложки от нарощенного низкоомного слоя 6, нарост от низкоомного слоя по краю подложки 7, соединительный слой 8, опорную пластину 9.
Изготовление полупроводниковых структур осуществляется следующим образом.
Пример 1. На исходную плоскопараллельную монокристаллическую кремниевую подложку 1 диаметром 100 мм с удельным сопротивлением 120 ом·см, легированную фосфором, толщиной 400 мкм методом эпитаксии наносится слой 2 толщиной 20 мкм с удельным сопротивлением 20 ом·см, легированный фосфором. На этот эпитаксиальный слой наносится поликремниевый слой 5 толщиной 170 мкм, легированный фосфором, с удельным сопротивлением менее 0,01 ом·см (см.фиг.1). При нанесении этих двух слоев образуется подпыл (буртик), который удаляется на установке снятия фаски.
Так как при нанесении слоев кремния имеется разброс по толщине, то низкоомный слой сошлифовывается до 150 мкм параллельно поверхности исходной пластины, которая является базовой. Затем через слой стекла 8 толщиной 6-12 мкм присоединяется при 1200oC опорная пластина 9 толщиной 450 мкм.
После калибровки полученной структуры по диаметру исходная пластина утончается до 130 мкм.
Опорная пластина изготавливается из высокоомного кремния или кремния, легированного сурьмой, поэтому в процессе формирования полупроводниковых активных элементов отсутствует автолегирование высокоомной части структуры.
При изготовлении мощных полупроводниковых структур для улучшения теплоотвода соединительный слой и опорная пластина удаляются после формирования в полупроводниковой структуре активных элементов перед разделением ее на кристаллы.
При формировании структуры с микрорельефом для подвода контактов к коллекторам мощных транзисторов дно карманов не защищается диэлектрическим слоем, например перед травлением канавок в этих местах создаются островки нитрида кремния. После травления канавок и окисления всей пластины нитрид кремния травится в травителе, который не травит основной диэлектрический слой.
Пример 2. На исходную монокристаллическую кремниевую подложку с микрорельефом 1 диаметром 100 мм, легированную фосфором, с удельным сопротивлением 40 ом·см, толщиной 500 мкм, глубиной канавок 80 мкм и частично покрытую слоем диэлектрика 10 толщиной 3 мкм методом эпитаксии наносится поликремниевый слой 5 толщиной 220 мкм, легированный фосфором, с удельным сопротивлением менее 0,01 ом·см (см.фиг.6).
Затем на установке снятия фаски убирается подпыл "буртик", низкоомный слой сошлифовывается до 200 мкм параллельно плоской поверхности исходной пластины, которая является базовой, на станке автоматической шлифовки САШ-420. Затем через слой стекла 8 толщиной 6-12 мкм в диффузионной печи при 1200oC присоединяется опорная пластина 9 толщиной 450 мкм. После калибровки полученной структуры по диаметру исходная пластина утончается до разделения "карманов".
Изготовление полупроводниковых структур с микрорельефом, покрытым диэлектриком, аналогично приведенному выше (пример 2), только без травления окон 11 на дне "карманов".
Формула изобретения: 1. Способ изготовления полупроводниковых структур, включающий соединение исходной подложки через соединительный слой с опорной подложкой, удаление части исходной подложки, формирование в полупроводниковой структуре активных элементов, отличающийся тем, что со стороны соединительного слоя на исходной подложке формируют низкоомный слой, в качестве опорной подложки используют высокоомный полупроводник, либо полупроводник, легированный сурьмой, а в качестве исходной подложки используют монокристаллическую подложку с эпитаксиальным слоем, либо с микрорельефом, покрытым диэлектриком, либо с микрорельефом, частично покрытым диэлектриком.
2. Способ по п.1, отличающийся тем, что после формирования в полупроводниковой структуре активных элементов удаляют опорную подложку и соединительный слой.
3. Способ по п.1, отличающийся тем, что в качестве соединительного слоя используют стекло.