Главная страница  |  Описание сайта  |  Контакты
МАЖОРИТАРНОЕ УСТРОЙСТВО
МАЖОРИТАРНОЕ УСТРОЙСТВО

МАЖОРИТАРНОЕ УСТРОЙСТВО

Патент Российской Федерации
Суть изобретения: Мажоритарное устройство может быть использовано при построении высоконадежных устройств и систем, например резервированных систем для обработки число-импульсных кодов, устройств для анализа и сравнения импульсных последовательностей. В устройстве происходит контроль состояния реверсивных счетчиков каждого канала 4, 5 и 6 при помощи элементов ИЛИ - НЕ этих каналов 7, 8 и 9. Так, в случае сбоя реверсивных счетчиков 4, 5 и 6 - их перехода в произвольное состояние, отличное от нуля, этот нулевой сигнал поступит через соответствующий элемент ИЛИ - НЕ (7,8 и 9) на входы первого элемента ИЛИ - НЕ I в виде низкого разрешающего уровня. В результате этот первый элемент ИЛИ - НЕ I пропустит с тактового генератора 10 импульс через свой инверсный вход на входы обнуления реверсивных счетчиков 4, 5 и 6 - устройство перейдет в исходное состояние. Изобретение позволяет повысить надежность за счет увеличения помехоустойчивости - при любом сбое и переходе устройства в произвольное состояние элементов памяти оно само перейдет в исходное состояние. 1 з.п. ф-лы, 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2105347
Класс(ы) патента: G06F11/18
Номер заявки: 96101601/09
Дата подачи заявки: 25.01.1996
Дата публикации: 20.02.1998
Заявитель(и): Ракетно-космическая корпорация "Энергия" им.С.П.Королева
Автор(ы): Леденев Г.Я.; Лаврищев А.Б.
Патентообладатель(и): Ракетно-космическая корпорация "Энергия" им.С.П.Королева
Описание изобретения: Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении высоконадежных устройств и систем, например, резервированных систем для обработки число-импульсных кодов, устройств для анализа и сравнения импульсных последовательностей и т.д.
Известны устройства мажоритарного резервирования, см., например, описанное в [1]. Они содержат мажоритарный элемент, который позволяет при проявлении сигналов на двух входах формировать сигнал на выход и, таким образом, выделять момент появления второго (среднего из трех поступающих на вход) сигнала.
Однако эти устройства не могут самостоятельно восстанавливать истинное логическое состояние в канале, потерпевшем сбой, что в дальнейшем не позволяет выделять среднюю по числу импульсов последовательность.
Известно мажоритарное устройство - прототип, - описание которого представлено в изобретении СССР N 744581. В данном решении происходит выбор из трех число - импульсных последовательностей той, в которой содержится среднее количество импульсов. Устройство содержит резервируемые блоки, реверсивные счетчики, элементы ИЛИ, элементы И, восстанавливающий блок. Входы блоков соединены с входами соответствующих счетчиков, выходы всех разрядов, кроме знакового, счетчиков соединены через элементы ИЛИ с входами элементов И, другой вход которых соединен с выходами знаковых разрядов тех же счетчиков. Выходы элементов И соединены через восстанавливающий блок с входами обнуления реверсивных счетчиков.
Однако прототип в случае сбоя, связанного с изменением информации в любом счетчике (сбой "нулевого" счетчика - счетчика, находящегося в нулевом состоянии, или потеря знака у других счетчиков), перестает формировать импульсы на выход устройства до переполнения счетчиков, приводящего к восстановлению рабочего состояния устройства. В результате часть информации может быть потеряна, что неприемлемо, так как, например, большинство акселерометров имеет выходные блоки, формирующие число-импульсные коды. При использовании информации об ускорении, обработанной мажоритарным устройством, для решения задач сближения объектов, потеря последней просто опасна.
Задача изобретения - повышение надежности за счет увеличения помехоустойчивости устройства.
Эта задача достигается тем, что в устройство, содержащее первый элемент ИЛИ-НЕ, элемент И, мажоритарный элемент и m каналов, каждый из которых включает реверсивный счетчик, выходы всех, кроме старшего, разрядов которого соединены с соответствующими входами элемента ИЛИ-НЕ, дополнительно введены тактовый генератор, а в каждый канал - элемент привязки к тактам, выход которого соединен со входом вычитания реверсивного счетчика, выход старшего разряда которого соединен с соответствующим входом элемента ИЛИ-НЕ и мажоритарного элемента, при этом выход первого элемента ИЛИ-НЕ соединен с R-входами реверсивных счетчиков, а инверсный вход - с третьим выходом тактового генератора, первый выход которого соединен с первым управляющим входом элементов привязки к тактам, а второй выход - со вторым управляющим входом элемента привязки к тактам каждого канала и со вторым входом элемента И, первый вход которого подключен к выходу мажоритарного элемента, являющегося выходом устройства, а выход - к входам суммирования реверсивных счетчиков каждого канала, выход элемента ИЛИ-НЕ каждого канала соединен с соответствующим входом первого элемента ИЛИ-НЕ.
Элемент привязки к тактам содержит первый, второй триггеры и элемент И, при этом синхровход первого триггера является входом устройства, а выход соединен с информационным входом второго триггера, выход которого через элемент И соединен с выходом элемента привязки к тактам и R-входом первого триггера, синхровход второго триггера соединен с вторым входом элемента И и первым управляющим входом элемента привязки к тактам, с вторым управляющим входом которого соединен R-вход второго триггера.
На чертеже приведена блок-схема мажоритарного устройства, где 1 - первый элемент ИЛИ-НЕ, 2 - элемент И, 3 - мажоритарный элемент, 4 - реверсивный счетчик 1-го канала, 5 - реверсивный счетчик 2-го канала, 6 - реверсивный счетчик m-го канала, 7 - элемент ИЛИ-НЕ 1-го канала, 8 - элемент ИЛИ-НЕ 2-го канала, 9 - элемент ИЛИ-НЕ m-го канала, 10 - тактовый генератор, 11 - элемент привязки к тактам 1-го канала, 12 - элемент привязки к тактам 2-го канала, 13 - элемент привязки к тактам m-го канала, 14 - первый триггер, 15 - второй триггер, 16 - элемент И.
Входы каждого канала мажоритарного устройства соединены через элементы привязки к тактам 11, 12, 13 с входами вычитания реверсивных счетчиков 4, 5, 6 этих каналов, выходы всех разрядов которых соединены соответственно с входами элементов ИЛИ-НЕ 7, 8, 9 этих каналов, а выходы последних соединены с входами первого элемент ИЛИ-НЕ 1, выход которого соединен с R-входами реверсивных счетчиков 4, 5, 6. Выходы старших разрядов реверсивных счетчиков 4, 5, 6 соединены с входами мажоритарного элемента 3, выход которого является выходом устройства и соединен через элемент И 2 с входом суммирования реверсивных счетчиков 4, 5, 6. Первый выход тактового генератора 10 соединен с первым управляющими входами элементов привязки к тактам 11, 12, 13, второй выход - со вторыми управляющим входами элементов привязки к тактам 11, 12, 13 и со вторым входом элементами И 2, а третий выход тактового генератора 10 соединен с инверсным входом первого элемента ИЛИ-НЕ 1. Вход элемента привязки к тактам 11, 12, 13 соединен с синхровходом первого триггера 14, выход которого соединен с информационным входом второго триггера 15, а выход последнего через элемент И 16 соединен с выходом элемента привязки к тактам 11, 12, 13 и R-входом первого триггера 14. Синхровход второго триггера 15 соединен со вторым входом элемента И 16 и первым управляющим входом элемента привязки к тактам 11, 12, 13, с вторым управляющим входом которого соединен R-вход второго триггера 15.
Устройство работает следующим образом (для наглядности примем m - 3 и что все элементы памяти находятся в нулевом состоянии). Импульс, поступив на один из входов (например, первый) устройства, проходит через элемент привязки к тактам 1-го канала 11, где переводит в единичное состояние первый триггер 14, в результате высокий уровень с его выхода поступит на информационный вход второго триггера 15 и в момент прихода такта t1 с тактового генератора 10 переведет второй триггер 15 в единичное состояние, после чего поступит через элемент И 16 на вычитающий вход реверсивного счетчика 1-го канала 4 и на R-вход первого триггера 14, таким образом, обнулив его. Следующий такт t2 с тактового генератора 10 поступит на R-вход второго триггера 15 и обнулит его, приведя элемент привязки к тактам 1-го канала 11 в исходное состояние. Таким образом, импульсы, поступающие на входы устройства, будут попадать на вычитающие входы реверсивных счетчиков в течение времени такта t1. Импульс, поступив на вычитающий вход реверсивного счетчика 1-го канала 4, переведет его в состояние "Минус 1" (во всех разрядах единицы). В результате высокий уровень с его старшего разряда поступит на первый вход мажоритарного элемента 3 и на вход элемента ИЛИ-НЕ 1-го канала 7, который сформирует нулевой уровень на своем выходе и этот уровень поступит на первый вход первого элемента ИЛИ-НЕ 1. После того как на любой другой вход мажоритарного устройства поступит импульс, он также будет воспринят реверсивным счетчиком своего канала, например второго. В результате высокий уровень со старшего разряда реверсивного счетчика 2-го канала 5 попадет на второй вход мажоритарного элемента 3. При наличии двух единиц на входах трехразрядного мажоритарного элемента 3 на его выходе появится высокий уровень, который поступит на выход устройства и на первый вход элемента И 2. При появлении импульса t2 на втором выходе тактового генератора 10 он разрешит элементу И 2 пропустить высокий уровень с мажоритарного элемента 3 на суммирующие входы всех реверсивных счетчиков. В результате чего их состояние увеличится на единицу - реверсивный счетчик 1-го канала 4 и реверсивный счетчик 2-го канала 5 будет обнулены, а реверсивный счетчик 3-го канала перейдет в состояние "+1" (единица в младшем разряде). Т.е. устройство, как и прототип, выберет среднюю последовательность - на выход будет поступать такое же количество импульсов, что и в последовательности, содержащей их среднее количество. При поступлении на входы устройства трех импульсных последовательностей, содержащих разное количество импульсов, один реверсивный счетчик (на входы которого поступает максимальное количество импульсов) будет находится в некотором отрицательном состоянии. Счетчик, на входы которого поступает среднее количество импульсов, будет находиться в нулевом состоянии и реверсивный счетчик, на входы которого поступает минимальное количество импульсов, будет находиться в некотором положительном состоянии.
Рассмотрим работу мажоритарного устройства в случае сбоя (несанкционированного изменения состояния элементов памяти: счетчиков и триггеров). Пусть, например, реверсивный счетчик 1-го канала 4 находится в некотором отрицательном состоянии (в его старшем разряде 1), реверсивный счетчик 20го канала 5 находится в нулевом состоянии, а реверсивный счетчик 3-го канала 6 находится в некотором положительном состоянии ( в его старшем разряде 0). В случае сбоя, приводящего к изменению состояния реверсивного счетчика 1-го канала 4 или реверсивного счетчика 3-го канала 6, без изменения их знака, устройство, как и прототип, этого не заметит, и на его выход будет поступать истинная информация. В случае сбоя, приводящего к записи отрицательного числа в реверсивный счетчик 2-го канала 5, с выхода старшего разряда последнего поступит высокий уровень на второй вход мажоритарного элемента 3, и на выход устройства будет сформирован один ложный импульс. Ненулевая информация с выходов реверсивного счетчика 2-го канала 5 поступит на входы элемента ИЛИ-НЕ 2-го канала 8, в результате нулевой уровень с его выхода поступит на второй вход первого элемента ИЛИ-НЕ 1 (на остальных входах которого нули) и разрешит последнему пропустить ближайший такт t3 с третьего выхода тактового генератора 10 на R-входы всех реверсивных счетчиков. Счетчики будут обнулены, а мажоритарное устройство приведено в исходное состояние. В случае сбоя, приводящего в записи положительного числа в реверсивный счетчик 2-го канала 5, ненулевая информация с его выходов через элемент ИЛИ-НЕ 2-го канала 8 поступит на второй вход первого элемента ИЛИ-НЕ 1, который пропустит ближайший такт t3 с третьего выхода тактового генератора 10 на R-входы все реверсивных счетчиков. Счетчики будут обнулены - устройство приведено в исходное состояние. В случае сбоя, приводящего к изменению знака реверсивного счетчика 1-го канала 4, устройство будет ждать ближайшего импульса на второй вход (и далее вход реверсивного счетчика 2-го канала 5), после чего единичная информация с его первого выхода через элемент ИЛИ-НЕ 2-го канала 8, поступит на второй вход первого элемента ИЛИ-НЕ 1, который пропустит ближайший такт t3 с третьего выхода тактового генератора 10 на R-входы всех реверсивных счетчиков. Счетчики будут обнулены - устройство приведено в исходное состояние, однако устройством не будет сформирован на выход один штатный импульс. В случае сбоя, приводящего к изменению знака реверсивного счетчика 3-го канала 6, с выхода старшего разряда последнего поступит высокий уровень на третий вход мажоритарного элемента 3, и на выход устройства будет сформирован один ложный импульс. Высокий уровень с входа мажоритарного элемента 3 разрешит элементу И 2 пропустить ближайший такт t2 с второго выхода тактового генератора 10 на суммирующие входы всех реверсивных счетчиков. Реверсивный счетчик 2-го канала 5 перейдет в единичное состояние, после чего единичная информация с его первого выхода через элемент ИЛИ-НЕ 2-го канала 8 поступит на второй вход первого элемента ИЛИ-НЕ 1, который пропустит ближайший такт t3 с третьего выхода тактового генератора 10 на R - входы всех реверсивных счетчиков. Счетчики будут обнулены - устройство приведено в исходное состояние. Сбой триггера в элементах привязки к тактам также не приводит к потере более чем одного информационного импульса.
Как видно из описания работы устройства, положительный эффект заключается в том, что при любом сбое устройство допустит потерю только одного импульса, т.е. ошибка составит одну единицу младшего разряда число-импульсного кода, что соизмеримо с погрешностью любого преобразователя аналогового сигнала в число-импульсный код.
Предлагается совокупность признаков в рассмотренных авторами решениях не встречалась для решения поставленной задачи и не следует явным образом из уровня техники, что позволяет сделать вывод о соответствии технического решения критериям "новизна" и "изобретательский уровень".
В качестве элементов для реализации устройства можно использовать логические элементы цифровых микросхем любых серий, например 564 и т.д. Тактовый генератор 10 должен формировать три такта t1, t2 и t3, и может быть реализован как и устройство, описанное в [2].
Литература
1. Справочник. Микпропроцессорные структуры. Инженерные решения. Б.В. Шевкопляс. Радио и связь. 1993, с.47.
2. Основные устройства электронных вычислительных машин и вычислительных систем. И.А.Командровская и др. Статистика. 1975, с.68.
Формула изобретения: 1. Мажоритарное устройство, содержащее первый элемент ИЛИ НЕ, элемент И, мажоритарный элемент и m каналов, каждый из которых включает реверсивный счетчик, выходы всех, кроме старшего, разрядов которого соединены с соответствующими входами элемента ИЛИ НЕ, отличающееся тем, что в устройство введены тактовый генератор, а в каждый канал элемент привязки к тактам, выход которого соединен с входом вычитания реверсивного счетчика, выход старшего разряда которого соединен с соответствующим входом элемента ИЛИ НЕ и мажоритарного элемента, при этом выход первого элемента ИЛИ НЕ соединен с R-входами реверсивных счетчиков, а инверсный вход с третьим выходом тактового генератора, первый выход которого соединен с первым управляющим входом элементов привязки к тактам, а второй выход с вторым управляющим входом элемента привязки к тактам каждого канала и вторым входом элемента И, первый вход которого подключен к выходу мажоритарного элемента, являющегося выходом устройства, а выход к входам суммирования реверсивных счетчиков каждого канала, выход элемента ИЛИ НЕ каждого канала соединен с соответствующим входом первого элемента ИЛИ НЕ.
2. Устройство по п. 1, отличающееся тем, что элемент привязки к тактам содержит первый, второй триггеры и элемент И, при этом синхровход первого триггера является входом устройства, а выход соединен с информационным входом второго триггера, выход которого через элемент И соединен с выходом элемента привязки к тактам и R-входом первого триггера, синхровход второго триггера соединен с вторым входом элемента И и первым управляющим входом элемента привязки к тактам, с вторым управляющим входом которого соединен R-вход второго триггера.