Forbidden

You don't have permission to access /zzz_siteguard.php on this server.

АНАЛОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ДЛЯ ИДЕНТИФИКАЦИИ РАНГОВОЙ НЕЧЕТНОСТИ ИЛИ ЧЕТНОСТИ ИНФОРМАЦИОННОГО СИГНАЛА - Патент РФ 2109339
Главная страница  |  Описание сайта  |  Контакты
АНАЛОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ДЛЯ ИДЕНТИФИКАЦИИ РАНГОВОЙ НЕЧЕТНОСТИ ИЛИ ЧЕТНОСТИ ИНФОРМАЦИОННОГО СИГНАЛА
АНАЛОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ДЛЯ ИДЕНТИФИКАЦИИ РАНГОВОЙ НЕЧЕТНОСТИ ИЛИ ЧЕТНОСТИ ИНФОРМАЦИОННОГО СИГНАЛА

АНАЛОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ДЛЯ ИДЕНТИФИКАЦИИ РАНГОВОЙ НЕЧЕТНОСТИ ИЛИ ЧЕТНОСТИ ИНФОРМАЦИОННОГО СИГНАЛА

Патент Российской Федерации
Суть изобретения: Использование: в автоматике и аналоговой вычислительной технике для ранговой обработки множества аналоговых сигналов, для групповой ранговой идентификации на четность и нечетность любого из заданного множества сигналов. Сущность изобретения: в логическом элементе, содержащем двухключевые входной и выходной реляторы и n-2 четырехключевых срединных реляторов, состоящих из компаратора, управляющего состоянием группы ключей, первый и второй выходы входного двухключевого релятора соединены соответственно с первым и четвертым переключательными входами второго релятора, первые и четвертые входы предыдущих четырехключевых реляторов соединены соответственно с первыми и четвертыми переключательными входами последующих четырехключевых реляторов, причем первый и четвертый выходы последнего n-го релятора образуют первый и второй выходы логического элемента. 2 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2109339
Класс(ы) патента: G06G7/25
Номер заявки: 95109368/09
Дата подачи заявки: 06.06.1995
Дата публикации: 20.04.1998
Заявитель(и): Ульяновский государственный технический университет
Автор(ы): Волгин Л.И.
Патентообладатель(и): Ульяновский государственный технический университет
Описание изобретения: Изобретение относится к аналоговой вычислительной технике и автоматике и может быть использовано для ранговой обработки множества аналоговых сигналов, для групповой ранговой идентификации на четность и нечетность любого из заданного множества сигнала и др.
Известны реляторные ранговые коммутаторы, которые при объединении четных и нечетных выходов воспроизводят операцию ранговой идентификации информационного сигнала на четность и нечетность [1]. Недостатками известных устройств являются ограничение функциональные возможности (количество переменных фиксировано) и большие аппаратурные затраты.
Наиболее близким к предлагаемому схемному решению является устройство для ранжирования аналоговых сигналов, имеющего регулярную структуру (количество переменных не фиксировано), которое при соответствующей группировке выходов воспроизводит операцию ранговой идентификации информационного сигнала на четность и нечетность [2].
Недостатком прототипа является большие аппаратурные затраты.
Целью изобретения является уменьшение аппаратурных затрат.
Поставленная цель обеспечивается тем, что в логическом элементе, содержащем n реляторов, состоящих из компаратора, выход которого подключен к группе замыкающих и размыкающих ключей, входные выводы которых являются переключательными входами реляторов, инвертирующие входы компараторов реляторов подключены к шинам задающих напряжений, компараторные инвертирующие входы объединены и образуют информационный вход логического элемента, а оба переключательные входы первого релятора являются идентифицирующими входами логического элемента, первый и второй выходы первого релятора соединены соответственно с первым и третьим переключательными входами второго релятора, в каждом реляторе, начиная со второго, первый и третий, а также второй и четвертый выходы попарно объединены и подключены соответственно к первому и третьему переключательным входам последующего релятора, первый и второй выходы n-го релятора являются первым и вторым выходами аналогового логического элемента, служащими для идентификации ранговой четности или нечетности информационного сигнала, а выходы предыдущих реляторов являются дополнительными выходами аналогового логического элемента, служащими для идентификации ранговой четности или нечетности выбранного множества информационных сигналов.
На фиг. 1 представлена схема логического элемента; на фиг. 2 - схемы реляторов, на которых построен логический элемент.
Логический элемент содержит n реляторов 11, 12,...,1n, состоящих из компаратора 2, управляющего ключами 3 и 4 в двухключевом реляторе (фиг. 2,а) и ключами 3 - 6 в четырехключевых реляторах (фиг. 2,б). На неинвертирующие компараторные входы реляторов подаются задающие напряжения x1, x2,...,xn, по отношению к которым определяется ранг r информационного сигнала x = x(r). Информационный сигнал x подается на все инвертирующие компараторные входы реляторов. Первые и вторые, третьи и четвертые переключательные входы, первые и третьи, вторые и четвертые выходы всех четырехключевых реляторов попарно соединены. Первый и второй выходы входного релятора соединены соответственно с первым и четвертым переключательными входами второго релятора, первый и четвертый выходы каждого предыдущего четырехключевого релятора соединены соответственно с первым и четвертым переключательными входами последующего релятора.
Первый и второй выходы последнего n-го релятора являются выходами логического элемента.
Логический элемент воспроизводит операцию:
Z(2n) = y2, Z(2n-1) = 0, при x ∈ {x(2), x(4),...,x(2n),
Z(2n) = 0, Z(2n-1) = y1, при x ∈ {x(1), x(3),...,x(2n-1).
Здесь идентификация ранговой четности или нечетности информационного сигнала x = x(r) осуществляется по двум признакам - уровням сигналов y1 и y2 (y2 - четный, yn - нечетный) и номером возбужденного выходного канала (возбужден первый Z(2n) выход - четный ранг r, второй Z(2n-1) - нечетный ранг r). В частном случае при y1 = y2 = y (оба входа соединены) в качестве идентифицирующего может быть использован один сигнал y.
При y1 = y2= x (объединенные переключательные воды первого релятора соединены с информационным входом логического элемента) воспроизводится операция коммутирования информационного сигнала. В зависимости от четности или нечетности ранга сигнала x он проходит на первый или второй выходы логического элемента.
По выходам Z(2i), Z(2i-1) i-го релятора (i=1, 2,...,n) логический элемент (фиг. 1) воспроизводит операцию ранговой идентификации на четность-нечетность информационной переменной x на множестве {x1, x2,...,xi,...,x} переменных:
Z(2i) = y2, Z(2i-1) = 0, при x ∈ {x(2), x(4),...,x(2i)},
Z(2i) = 0, Z(2i-1) = y, при x ∈ {x(1), x(3),...,x(2i-1)}.
Следовательно n-реляторный логический элемент по всем выходам реляторов воспроизводит полный набор функций ранговой идентификации на четность-нечетность информационной переменной x, соответственно на множествах двух {x1, x}, трех {x1, x2, x} и т.д. до n+1 переменных.
Логический элемент обладает свойством обратимости, т.е. его идентифицирующие (переключательные) входы и выходы могут быть использованы соответственно в качестве выходов и идентифицирующих входов.
Указанные свойства расширяют функциональные возможности предлагаемого схемного решения.
В логическом элементе используется N=2(2n-1) однополюсных ключей. Например, при n= 3 количество ключей N=10. В прототипе при n=3 используется 42 ключа. Выигрыш в аппаратурных затратах увеличивается с увеличением количества задающих сигналов.
Формула изобретения: Аналоговый логический элемент для идентификации ранговой нечетности или четности информационного сигнала, содержащий n реляторов, состоящих из компаратора, выход которого подключен к управляющим входам первого ключа, выполненного размыкающим, и второго ключа, выполненного замыкающим, в первом реляторе, к управляющим входам первого ключа, выполненного замыкающим, второго ключа, выполненного размыкающим, третьего ключа, выполненного размыкающим, четвертого ключа, выполненного замыкающим, в реляторах со второго по n-й, информационные входы ключей являются соответствующими переключательными входами реляторов, а их выходы - соответствующими выходами реляторов, неинвертирующие входы компараторов реляторов подключены к соответствующим шинам задающих напряжений, их инвертирующие входы объединены и являются информационным входом аналогового логического элемента, первый и второй переключатльные входы первого релятора являются соответствующими идентифицирующими входами аналогового логического элемента, первый и второй, а также третий и четвертый переключательных входы реляторов, кроме первого релятора, попарно объединены, отличающийся тем, что первый и второй выходы первого релятора соединены соответственно с первым и третьим переключательными входами второго релятора, в каждом реляторе, начиная с второго, первый и третий, а также второй и четвертый выходы попарно объединены и подключены соответственно к первому и третьему переключательным входам последующего релятора, первый и второй выходы n-го релятора являются первым и вторым выходами аналогового логического элемента, служащими для идентификации ранговой четности или нечетности информационного сигнала, а выходы предыдущих реляторов являются дополнительными выходами аналогового логического элемента, служащими для идентификации ранговой четности или нечетности выбранного множества информационных сигналов.