Главная страница  |  Описание сайта  |  Контакты
СИНТЕЗАТОР ЧАСТОТ
СИНТЕЗАТОР ЧАСТОТ

СИНТЕЗАТОР ЧАСТОТ

Патент Российской Федерации
Суть изобретения: Изобретение относится к радиотехнике и может использоваться в радиопередающих и радиоприемных устройствах. Задача изобретения - упрощение устройства и повышение точности частоты выходного сигнала. В синтезатор частот, содержащий последовательно соединенные мультиплексор, накапливающий сумматор, блок памяти, цифроаналоговый преобразователь и фильтр нижних частот, введен элемент ИЛИ, выход которого соединен с тактовым входом накапливающего сумматора, при этом первый и второй информационные входы мультиплексора являются соответственно входом установки частоты и входом установки добавочного кода синтезатора частот, управляющий вход мультиплексора и первый вход элемента ИЛИ соединены с выходом переноса накапливающего сумматора, второй вход элемента ИЛИ является входом опорного сигнала синтезатора частот. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2119238
Класс(ы) патента: H03B19/00, H03L7/18
Номер заявки: 95102264/09
Дата подачи заявки: 17.02.1995
Дата публикации: 20.09.1998
Заявитель(и): Омский научно-исследовательский институт приборостроения
Автор(ы): Колесникова Л.Н.; Мякишев О.В.
Патентообладатель(и): Омский научно-исследовательский институт приборостроения
Описание изобретения: Изобретение относится к радиотехнике и может использоваться в радиопередающих и радиоприемных устройствах.
Известен синтезатор частот, содержащий опорный генератор, накопительный сумматор, элемент задержки, мультиплексор, два сумматора кодов, три регистра частоты, перемножитель кодов, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот [1].
Данный синтезатор слишком сложен и не обеспечивает достаточную точность частоты выходного сигнала.
Известны синтезаторы частот, в которых для повышения точности используются различные схемные решения [2].
Используемые для повышения точности схемные решения либо сложны, например схема десятичного сумматора, где за счет последовательного соединения двоичных сумматоров снижается быстродействие схемы, либо вообще не могут обеспечить точность не хуже точности опорного генератора.
Задача изобретения - упрощение устройства и повышение точности частоты выходного сигнала.
Для этого в синтезатор частот, содержащий последовательно соединенные мультиплексор, накапливающий сумматор, блок памяти, цифроаналоговый преобразователь и фильтр нижних частот, введен элемент ИЛИ, выход которого соединен с тактовым входом накапливающего сумматора, при этом первый и второй информационные входы мультиплексора являются соответственно входом установки частоты и входом установки добавочного кода синтезатора частот, управляющий вход мультиплексора и первый вход элемента ИЛИ соединены с выходом переноса накапливающего сумматора, второй вход элемента ИЛИ является входом опорного сигнала синтезатора частот.
Предлагаемое техническое решение соответствует критерию изобретения "новизна", т.к. отличается от прототипа наличием новых функциональных элементов и новых связей между элементами.
На чертеже изображена структурная электрическая схема предлагаемого устройства.
Синтезатор частот содержит последовательно соединенные мультиплексор 1 (МХ), накапливающий сумматор 2 (HC), блок 3 памяти (БП), цифроаналоговый преобразователь 4 (ЦАП) и фильтр 5 нижних частот (ФНЧ). Дополнительно введен элемент ИЛИ 6, выход которого соединен с тактовым входом накапливающего сумматора, при этом первый и второй информационные входы мультиплексора являются соответственно входом установки частоты А и входом установки добавочного кода синтезатора частот Д, управляющий вход мультиплексора и первый вход элемента ИЛИ соединены с выходом переноса накапливающего сумматора, второй вход элемента ИЛИ является входом опорного сигнала Fo синтезатора частот.
Устройство работает следующим образом.
Как известно, в прямых цифровых синтезаторах частоты формирование сигала заданной частоты осуществляется путем вычисления в тактовые моменты времени кода линейно нарастающей фазы, преобразования кода фазы в код амплитуды синусоидального колебания, цифроаналогового преобразования и низкочастотной фильтрации.
Выходная частота прямого цифрового синтезатора равна
Fвых = Fo · A/N,
где Fо - частота опорного сигнала;
A - код частоты;
N - емкость накапливающего сумматора.
Выходная частота стандартных высокостабильных генераторов, как правило, кратна 1 МГц, емкость накапливающего сумматора равна степени числа 2.
При некратности чисел в числителе и знаменателе дроби реальное значение частоты на выходе устройства, получаемое делением этих чисел, не точно соответствует требуемому значению частоты, т.к. результат деления - число не целое.
Представим емкость накапливающего сумматора как сумму двух чисел - одно из них кратно коду требуемой частоты А, а другое дополняет это число до значения, являющегося степенью числа 2
N = K · A + Д,
где K - целое число;
Д - добавочный код.
Для получения значения выходной частоты с точностью опорного генератора предлагается в каждом цикле работы накапливающего сумматора корректировать его емкость. Для этого в известное устройство дополнительно введен элемент ИЛИ 6.
При отсутствии сигнала переноса на выходе накапливающего сумматора 2 на информационный вход накапливающего сумматора 2 подключен код частоты А. При поступлении через элемент ИЛИ 6 импульсов опорного сигнала на тактовый вход накапливающего сумматора 2 происходит последовательное суммирование кода А, на выходе накапливающего сумматора 2 происходит приращение кода с каждым импульсом опорной частоты.
При переполнении накапливающего сумматора 2, которое происходит после поступления очередного импульса опорной частоты, на выходе переноса накапливающего сумматора 2 появляется сигнал, который, управляя мультиплексором 1, подключает на информационный вход накапливающего сумматора 2 добавочный код Д и одновременно, поступая через элемент ИЛИ 6 на тактовый вход накапливающего сумматора 2 в качестве дополнительного такта, суммирует добавочный код Д с кодом остатка накапливающего сумматора 2.
По окончании процесса дополнительного суммирования сигнал переноса на выходе накапливающего сумматора 2 пропадает и мультиплексор 1 вновь подключает код частоты А на информационный вход накапливающего сумматора 2, каждый следующий импульс опорного сигнала продолжает суммирование кода А, начинается новый цикл работы накапливающего сумматора 2.
Суммирование в каждом новом цикле начинается с кода, равного сумме остатка из предыдущего цикла и добавочного кода.
Сформированные значения кодов с выхода накапливающего сумматора 2 подаются непосредственно на блок 3 памяти, выполненный на программируемом постоянном запоминающем устройстве (ПЗУ), и определяют адрес выборки кода амплитуды синусоиды из блока 3 памяти. В ПЗУ записан период синусоиды с количеством выборок, равным емкости накапливающего сумматора (N-Д). Оставшаяся часть ПЗУ не программируется и не используется. При этом каждому коду на выходе накапливающего сумматора 2 соответствует точное значение огибающей синусоиды.
Код амплитуды поступает на входы цифроаналогового преобразователя 4, на выходе которого получается многоуровневое ступенчатое напряжение, из которого с помощью фильтра 5 нижних частот выделяется сигнал формируемой частоты.
Преимущество предлагаемого устройства по сравнению с известным состоит в том, что за счет коррекции емкости накапливающего сумматора в каждом цикле его работы точность выходной частоты синтезатора частот даже при некратных значениях емкости накапливающего сумматора и частоты опорного сигнала определяется точностью частоты опорного генератора.
Устройство, предложенное авторами, отличается от известного как организацией преобразователя кода, так и схемой преобразования сформированных значений кодов на выходе накапливающего сумматора в многоуровневое ступенчатое напряжение и имеет следующие преимущества: схема заявленного устройства является более простой, точность формируемых частот выше.
Формула изобретения: Синтезатор частот, содержащий последовательно соединенные мультиплексор, накапливающий сумматор, блок памяти, цифроаналоговый преобразователь и фильтр нижних частот, отличающийся тем, что в него введен элемент ИЛИ, выход которого соединен с тактовым входом накапливающего сумматора, при этом первый и второй информационные входы мультиплексора являются соответственно входом установки частоты и входом установки добавочного кода синтезатора частот, управляющий вход мультиплексора и первый вход элемента ИЛИ соединены с выходом переноса накапливающего сумматора, второй вход элемента ИЛИ является входом опорного сигнала синтезатора частот.