Forbidden

You don't have permission to access /zzz_siteguard.php on this server.

N-РАЗРЯДНЫЙ СЧЕТЧИК - Патент РФ 2128878
Главная страница  |  Описание сайта  |  Контакты
N-РАЗРЯДНЫЙ СЧЕТЧИК
N-РАЗРЯДНЫЙ СЧЕТЧИК

N-РАЗРЯДНЫЙ СЧЕТЧИК

Патент Российской Федерации
Суть изобретения: Изобретение относится к области вычислительной техники и может быть использовано в качестве быстродействующего двоичного счетчика. Техническим результатом является обеспечение выполнения прямого и реверсного счета с высоким быстродействием. Технический результат достигается за счет того, что устройство содержит блок счетчика, состоящий из сдвигающей цепочки D-триггеров, заполнение которой осуществляется дешифратором, на вход которого подается двоичный код, а результат сдвига содержимого цепочки D-триггеров преобразуется шифратором в общепринятый двоичный код. 2 з.п. ф-лы, 1 ил., 4 табл.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2128878
Класс(ы) патента: H03K23/00
Номер заявки: 97106637/09
Дата подачи заявки: 22.04.1997
Дата публикации: 10.04.1999
Заявитель(и): Общество с ограниченной ответственностью компания "Сана" Лтд. (UA)
Автор(ы): Осадчий Александр Евгеньевич (UA); Осадчий Евгений Александрович (UA)
Патентообладатель(и): Осадчий Евгений Александрович (UA)
Описание изобретения: Изобретение относится к области вычислительной техники и может быть использовано в качестве быстродействующего двоичного счетчика.
Известен регистр сдвига /А.С.СССР N 1624531 М.кл. G 11 С 19/00 от 1991 г. /, содержащий в каждом разряде четырехстабильный триггер, построенный по схеме М - S с разнополярным управлением с входами и выходами, кодовые преобразователи, состоящие из элементов И-НЕ, И, прямые и инверсные выходы регистра.
Совпадающими с предлагаемым устройством признаками являются сдвигающая цепочка, состоящая из триггеров.
Данное устройство используется в устройствах последовательного приема-передачи информации и обеспечивает сдвиг двоичного кода. Однако устройство имеет ограниченное применение и не предназначено для выполнения счета.
Известен также N-разрядный двоичный счетчик /А.С.СССР N 1628202, М.кл. H 03 К 23/58 от 1989 г./, содержащий четырехразрядный двоичный счетчик из n-4 ячеек, каждая из которых состоит из счетного триггера и формирователя с входами и выходами, шины считывания, элементы ИЛИ-НЕ.
Совпадающими с предлагаемым устройством признаками являются блок счетчика из цепочки триггеров, способ представления входного и выходного сигналов, а также то, что как функциональные элементы счета используются триггеры.
Повышение быстродействия двоичного счетчика достигается за счет параллельного формирования по частям условия разрешения переключения каждого разряда. Вместе с тем, время работы счетчика значительно, так как существует степенная зависимость времени поразрядного двоичного счета от количества его разрядов.
Наиболее близким по технической сущности к предлагаемому техническому решению является счетчик /А.С.СССР N 1267612, М.кл. H 03 К 23/00 от 1986 г. /, содержащий блок счетчика из цепочки, состоящей из Т- и Dt -триггеров, прямой вход Т-триггера соединен с D-входом Dt-триггера соответственного разряда, а тактовые входы Dt-триггеров и Т-триггеров первого разряда соединены с шиной тактовых импульсов, дополнительно введен элемент ИЛИ, ячейка дешифратора и блок управления, вход которого соединен с входом управления, а выход соединен с V-входом Т-триггера первого разряда, первый вход элемента ИЛИ соединен с выходом ячейки дешифратора, а второй вход - с шиной сброса, выход элемента ИЛИ соединен с установочными входами всех триггеров, входы ячеек дешифратора соединены с прямыми выходами Dt-триггеров, инверсный выход каждого Dt-триггера соединен с тактовым входом Т-триггера последнего разряда.
Общими с предлагаемым техническим решением признаками является блок счетчика из цепочки D-триггеров, дешифратор, а также то, что как функциональные элементы счета используются и D-триггеры.
Устройство повышает быстродействие двоичного счета, но оно излишне усложнено и время счета значительно, так как существует неравномерность длины временных интервалов между различными состояниями счетчика, которая подавляется растяжением тактирующих сигналов, в связи с существованием степенной зависимости времени поразрядного двоичного счета от количества его разрядов.
В основу изобретения поставлена задача создать такое устройство, в котором реализовано новое конструктивное выполнение блока счетчика с использованием сдвигающей цепочки D-триггеров, заполнение которой осуществляется дешифратором, на вход которого подается двоичный код, а результат сдвига содержимого цепочки D-триггеров преобразуется шифратором в общепринятый двоичный код, что позволяет получить устройство с расширенными функциональными возможностями и областью применения.
Поставленная задача решается N-разрядным счетчиком, содержащим дешифратор, блок счетчика из цепочки D-триггеров, при этом N-разрядный счетчик дополнительно содержит шифратор, а блок счетчика, выполнен в виде сдвигающей цепочки D-триггеров с R-входами, информационные D-входы которых, а также выходы состояний подключены к соответствующим одноименным входам и выходам блока счетчика, R-входы соединены между собой и подключены к входу сброса блока счетчика, входы синхронизации D-триггеров также соединены между собой и подключены к входу синхронизации блока счетчика, дешифратор и шифратор имеют входы разрешения работы, при этом выходы дешифратора подключены к соответствующим одноименным входам блока счетчика, выходы блока счетчика соединены с соответствующими одноименными входами шифратора, а выход последнего D-триггера сдвигающей цепочки блока счетчика соединен также с шиной "Конец отсчета" N -разрядного счетчика, вход "Сброс" N-разрядного счетчика соединен с одноименным входом блока счетчика, вход синхронизации блока счетчика подключен к шине синхронизации N-разрядного счетчика, шина управляющего сигнала "Запись" которого подключена к входу разрешения работы дешифратора, а шина управляющего сигнала "Чтение" подключена к входу разрешения работы шифратора, шина входных данных N-разрядного счетчика соединена с соответствующими входами дешифратора, шина выходных данных N-разрядного счетчика соединена с соответствующими выходами шифратора, выход каждого предыдущего (начиная с первого и заканчивая предпоследним) D-триггера сдвигающей цепочки блока счетчика соединен также с D-входом последующего D-триггера. Прямой счет обеспечивается тем, что при i-ом значении входного слова, где i = 0,1,..., (2n-1) (n количество входов дешифратора, за исключением входа разрешения работы), единица появляется на выходе дешифратора подключенному к (i+1)-ому D-триггеру сдвигающей цепочки блока счетчика, а шифратор преобразует единицу снятую с (i+1)-го D-триггера сдвигающей цепочки блока счетчика в i-oe значения на выходах. Реверсивный счет обеспечивается изменением, на обратные, последовательностей выходов дешифратора и входов шифратора, за исключением входа разрешения работы шифратора.
Отличительными признаками предлагаемого устройства является то, что N-разрядный счетчик дополнительно содержит шифратор, а блок счетчика выполнен в виде сдвигающей цепочки D-триггеров с R-входами, информационные D-входы которых, а также выходы состояний подключены к соответствующим одноименным входам и выходам блока счетчика, R-входы соединены между собой и подключены к входу сброса блока счетчика, входы синхронизации D-триггеров также соединены между собой и подключены к входу синхронизации блока счетчика, дешифратор и шифратор имеют входы разрешения работы, при этом выходы дешифратора подключены к соответствующим одноименным входам блока счетчика, выходы блока счетчика соединены с соответствующими одноименными входами шифратора, а выход последнего D-триггера сдвигающей цепочки блока счетчика соединен также с шиной "Конец отсчета" N-разрядного счетчика, вход "Сброс" N-разрядного счетчика соединен с одноименным входом блока счетчика, вход синхронизации блока счетчика подключен к шине синхронизации N-разрядного счетчика, шина управляющего сигнала "Запись" которого подключена к входу разрешения работы дешифратора, а шина управляющего сигнала "Чтение" подключена к входу разрешения работы шифратора, шина входных данных N-разрядного счетчика соединена с соответствующими входами дешифратора, шина выходных данных N-разрядного счетчика соединена с соответствующими выходами шифратора, выход каждого предыдущего (начиная с первого и заканчивая предпоследним) D-триггера сдвигающей цепочки блока счетчика соединен также с D-входом последующего D-триггера. Прямой счет обеспечивается тем, что при i-ом значении входного слова, где i = 0,1,..., (2n-1) (n - количество входов дешифратора, за исключением входа разрешения работы), единица появляется на выходе дешифратора, подключенному к (i+1)-ому D-триггеру сдвигающей цепочки блока счетчика, а шифратор преобразует единицу, снятую с (i+1)-го D-триггера сдвигающей цепочки блока счетчика в i-oe значения на выходах. Реверсивный счет обеспечивается изменением на обратные последовательностей выходов дешифратора и входов шифратора за исключением входа разрешения работы шифратора.
Совокупность вышеперечисленных признаков предлагаемого устройства позволяет получить технический результат, заключающийся в том, что обеспечивается повышение быстродействия двоичного счета и достижение равномерности длины временных интервалов между различными состояниями счетчика независимо от количества его разрядов за счет реализации степенной зависимости более низкого порядка времени поразрядного двоичного счета от количества разрядов и функциональных возможностей, за счет возможности реализации прямого и реверсного счета.
На чертеже представлена схема предлагаемого устройства.
Предлагаемое устройство содержит блок 1 счетчика, состоящий из сдвигающей цепочки D-триггеров 1.i, i=1,..,n с R-входами, информационные D-входы которых, а также выходы состояний подключены к соответствующим одноименным входам и выходам блока 1 счетчика, R-входы сброса соединены между собой и входы синхронизации D-триггеров 1.i, (i=1,..,n) соединены между собой и подключены к одноименным входам блока 1 счетчика, дешифратора 2 и шифратора 3 с входами разрешения работы, выходов 4.i, (i=1,..,n) блока 1 счетчика, входов 5.i,(i=1,..,k) дешифратора, подключенные к шине входных данных устройства, выходов 6.i, (i=1,..,n) дешифратора 2, входов 7.i, (i=1,..,n) шифратора 3, выходов 8. i, (i=1,..,k) шифратора, подключенных к шине выходных данных устройства. При этом выходы 6.i, (i=1,..,n) дешифратора 2 подключены к соответствующим одноименным входам блока 1 счетчика, выходы 4.i, (i=1,..,n) которого соединены с соответствующим одноименным входами шифратора 3, выход 4.n блока 1 счетчика соединен также с шиной "Конец отсчета" устройства. Вход "Сброс" соединен с одноименным входом блока 1 счетчика и подключен к шине "Сброс" устройства. Вход синхронизации блока 1 счетчика подключен к шине синхронизации устройства, шина управляющего сигнала "Запись" которого подключена к одноименному входу разрешения работы дешифратора 2, а шина управляющего сигнала "Чтение" подключена к одноименному входу разрешения работы шифратора 3. Шина входных данных устройства соединена с соответствующими входами 5.1, (i= 1,..,k) дешифратора 2, шина выходных данных устройства соединена с соответствующими выходами 8.i, (i=1,..,k) шифратора 3.
Выход каждого D-триггера 1.i (i-1) соединен также с D-входом D-триггера 1.i, где i=2,..,n.
Техническая реализация каждого из блоков и узлов предлагаемого устройства не представит каких-либо затруднений, поскольку они реализованы на основе D-триггеров и простейших дешифраторе и шифраторе.
Работа счетчика основана на том, что каждому входному слову, в двоичном представлении, ставится в соответствие его код в виде совокупности множества нулей и одной единицы, который заносится в цепочку D-триггеров 1.i, (i=1,.., n) блока 1 счетчика, и после чего может быть преобразован в слово в двоичном представлении.
В зависимости от функционального назначения (прибавление или вычитание единицы) счетчик может быть реализован с прямым и реверсным счетом. Функционирование обеих вариантов счетчиков отличается работой дешифратора 2 и шифратора 3.
Работа устройства происходит следующим образом. В исходном состоянии значения на выходах D-триггеров 1.i, (i=1,..,n) не определены. По шине сброс подают сигнал сброса, который, поступая в блок 1 счетчика и далее на соответствующие входы D-триггеров 1.i, (i=1,..,n), устанавливает их в состояние "нуля".
После действия сигнала сброса на шине "Запись" устанавливают управляющий сигнал "Запись", представленный в виде логической "единицы". Он разрешает работу дешифратора 2. При этом на шине входных данных устанавливают код слова, которое должно быть преобразовано в "единицу" на одном из выходов дешифратора 2. Работа дешифратора 2 в случае прямого счета описывается в табл. 1, а в случае реверсного счета - в табл. 2. "Единица", поступая на соответствующий вход одного из D-триггеров 1.i, (i=1,..,n), "переключает" его в состояние "единица". По прекращению действия сигнала "Запись" на выходах дешифратора 2 устанавливаются логические "нули", один из которых следует за предшествующей ему "единицей" на соответствующий вход одного из D-триггеров 1. i, (i=1,..,n). Таким образом одновременно только один из D-триггеров 1.i, (i= 1, ..,n) находится в состоянии "единица". Попадая на вход следующего (по мере продвижения) в сдвигающей цепочке D-триггера, "единица" переключает его в "единицу". Осуществляется сдвиг содержимого блока 1 счетчика.
Если на шине "Чтение" устанавливают управляющий сигнал "Чтение", представленный в виде логической "единицы", который разрешает работу шифратора 3 (в определенные моменты времени на одном из входов 7.i, (i=1,..,n) шифратора 3 находится логическая "единица"), то на шине выходных данных получают промежуточное значение счетчика. Работа шифратора 3 в случае прямого счета описывается в табл. 3, а в случае реверсного - в табл. 4.
По достижении "единицей" D-триггера 1.n на выходе "Конец отсчета" появляется "единица", после "обнуления" которой D-триггеры 1.i, (i=1,..,n) находятся в состоянии логического "нуля". В дальнейшем работа устройства не отличается от приведенной.
Предлагаемое устройство в отличие от базового обладает высоким быстродействием и обеспечивает выполнение прямого и реверсного двоичного счета. Таким образом, обеспечивается расширение функциональных возможностей и область применения устройства.
Формула изобретения: 1. N-разрядный счетчик, содержащий дешифратор, блок счетчика из цепочки D-триггеров, отличающийся тем, что N-разрядный счетчик дополнительно содержит шифратор, а блок счетчика выполнен в виде сдвигающей цепочки D-триггеров с R-входами, D-входы которых, а также выходы состояний подключены к соответствующим одноименным входам и выходам блока счетчика, R-входы соединены между собой и подключены к входу сброса блока счетчика, входы синхронизации D-триггеров также соединены между собой и подключены к входу синхронизации блока счетчика, дешифратор и шифратор имеют входы разрешения работы, при этом выходы дешифратора подключены к соответствующим одноименным входам блока счетчика, выходы блока счетчика соединены с соответствующими одноименными входами шифратора, а выход последнего D-триггера сдвигающей цепочки блока счетчика соединен также с шиной "Конец отсчета" N-разрядного счетчика, вход "Сброс" N-разрядного счетчика с одноименным входом блока счетчика, вход синхронизации блока счетчика подключен к шине синхронизации N-разрядного счетчика, шина управляющего сигнала "Запись" которого подключена к входу разрешения работы дешифратора, а шина управляющего сигнала "Чтение" подключена к входу разрешения работы шифратора, шина входных данных N-разрядного счетчика соединена с соответствующими входами дешифратора, шина выходных данных N-разрядного счетчика соединена с соответствующими выходами шифратора, выход каждого предыдущего (начиная с первого и заканчивая предпоследним) D-триггера сдвигающей цепочки блока счетчика соединен также с D-входом последующего D-триггера.
2. Счетчик по п.1, отличающийся тем, что при прямом счете i - тое значение входного слова, где i = 0,1,..., (2n-1) (n - количество входов дешифратора, за исключением входа разрешения работы), вызывает появление единицы на выходе дешифратора, подключенном к (i + 1) - ому D-триггеру сдвигающей цепочки блока счетчика, а шифратор преобразует единицу, снятую с ( i + 1) - го D-триггера сдвигающей цепочки блока счетчика, в i - тое значение на выходах.
3. Счетчик по п.1, отличающийся тем, что при реверсном счете изменяют, на обратные, последовательности выходов дешифратора и входов шифратора, за исключением входа разрешения работы шифратора.