Главная страница  |  Описание сайта  |  Контакты
ИНТЕГРАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ
ИНТЕГРАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

ИНТЕГРАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Патент Российской Федерации
Суть изобретения: Использование: для преобразования непрерывного сигнала в частоту с высокими требованиями к точности преобразования. Технический результат заключается в повышении точности преобразования входного сигнала и уменьшении относительной погрешности при его возрастании. Интегральный преобразователь содержит интегратор, релейные элементы, управляемые стабилизаторы тока, генератор, D-триггеры, элементы И, два апериодических звена, которые в зависимости от величины входного сигнала изменяют уровень отключения релейных элементов. Формирование выходного частотно-импульсного сигнала осуществляется путем преобразования времени нахождения в единичном состоянии D-триггеров в частотно-импульсный сигнал. 1 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2194999
Класс(ы) патента: G01R19/252
Номер заявки: 2001119327/09
Дата подачи заявки: 12.07.2001
Дата публикации: 20.12.2002
Заявитель(и): Открытое акционерное общество "Ракетно-космическая корпорация "Энергия" им. С.П.Королева"
Автор(ы): Леденев Г.Я.
Патентообладатель(и): Открытое акционерное общество "Ракетно-космическая корпорация "Энергия" им. С.П.Королева"
Описание изобретения: Изобретение относится к области электронной техники и может быть использовано для преобразования тока в частоту в устройствах с высокими требованиями к точности преобразования.
Известен преобразователь напряжения в частоту, описание которого приведено в [1], содержащий последовательно соединенные интегратор, компаратор, одновибратор, охваченные отрицательной обратной связью на вход интегратора.
Недостаток известного устройства состоит в низкой точности преобразования и в нелинейной зависимости выходной частоты от входного сигнала.
Известен интегральный преобразователь - прототип, описание которого приведено в [2], содержащий интегратор, первый и второй релейные элементы, первый и второй управляемые стабилизаторы тока, включенные в цепи отрицательной обратной связи соответственно на первый и второй входы интегратора, третий вход которого соединен со входом интегрального преобразователя, на который поступает преобразуемый ток.
Недостаток известного устройства состоит в том, что при большом диапазоне изменения входного сигнала оно не обеспечивает заданной высокой точности.
Задача изобретения - повышение точности за счет формирования эталонного импульсного сигнала разной длительности, зависящей от величины входного сигнала.
Эта задача достигается тем, что в интегральный преобразователь, содержащий интегратор, первый и второй релейные элементы, первый и второй управляемые стабилизаторы тока, включенные в цепи отрицательной обратной связи соответственно на первый и второй входы интегратора, третий вход которого соединен со входом интегрального преобразователя, на который поступает преобразуемый ток, дополнительно введены первый и второй элементы И, генератор, первое и второе апериодическое звено, первый и второй ключи, первый и второй сумматоры, первый и второй D-триггеры, С-входы которых объединены между собой и соединены с выходом генератора и первыми входами первого и второго элементов И, второй вход первого элемента И соединен с выходом первого D-триггера, входом первого управляемого стабилизатора тока и входом первого апериодического звена, выход первого элемента И соединен с выходной шиной положительного сигнала, второй вход второго элемента И соединен с выходом второго D-триггера, входом второго управляемого стабилизатора тока и входом второго апериодического звена, выход второго элемента И соединен с выходной шиной отрицательного сигнала, D-вход первого D-триггера соединен с выходом первого релейного элемента и входом управления первого ключа, D-вход второго D-триггера соединен с выходом второго релейного элемента и входом управления второго ключа, при этом выходы первого и второго ключей соединены соответственно с первым неинвертирующим входом первого и инвертирующим входом второго сумматоров, выходы которых соединены соответственно со входом первого и входом второго релейных элементов, а второй неинвертирующий вход первого сумматора и неинвертирующий вход второго сумматора соединены с выходом интегратора, сигнальные входы первого и второго ключей подключены соответственно к выходу первого и второго апериодического звена.
На чертеже приведена блок-схема интегрального преобразователя. На этой схеме 1 - вход интегрального преобразователя, 2 - интегратор, 3 - первый релейный элемент, 4 - второй релейный элемент, 5 - первый управляемый стабилизатор тока, 6 - второй управляемый стабилизатор тока, 7 - первый D-триггер, 8 - второй D-триггер, 9 - первый элемент И, 10 - второй элемент И, 11 - генератор, 12 - первое апериодическое звено, 17 - второе апериодическое звено, 18 - выходная шина положительного сигнала, 19 - выходная шина отрицательного сигнала.
В интегральном преобразователе первый и второй входы интегратора 2 соединены соответственно с выходом первого 5 и второго 6 управляемых стабилизаторов тока, вход интегрального преобразователя 1 соединен с третьим входом интегратора 2, выход которого соединен со вторым неинвертирующим входом первого сумматора 12 и неинвертирующим входом второго сумматора 13, инвертирующий вход которого соединен с выходом второго ключа 15, а выход соединен со входом второго релейного элемента 4, выход которого соединен с входом управления второго ключа 15 и D-входом второго D-триггера 8, подключенного своим выходом к входу второго управляемого стабилизатора тока 6, входу второго апериодического звена 17 и второму входу второго элемента И 10, первый вход которого соединен с С-входами первого 7 и второго 8 D-триггеров, выходом генератора 11 и первыми входами первого 9 и второго 10 элементов И, выходы которых соединены соответственно с выходной шиной положительного сигнала 18 и выходной шиной отрицательного сигнала 19. Второй вход первого элемента И 9 соединен с входом первого управляемого стабилизатора тока 5, входом первого апериодического звена 16 и выходом первого D-триггера 7, D-вход которого соединен с выходом первого релейного элемента 3 и входом управления первого ключа 14, вход которого соединен с выходом первого апериодического звена 16, а выход - с первым неинвертирующим входом первого сумматора 12, выход которого соединен с входом первого релейного элемента 3.
Интегральный преобразователь работает следующим образом. Пусть входной ток Iвx увеличивается от нуля. В этом случае выходной сигнал U интегратора 2 начнет увеличиваться (так же как и сигнал на выходе первого сумматора 12 с коэффициентом передачи, равным единице), при U=h2 срабатывает релейный элемент с гистерезисом 3 и его выходной сигнал Up1=1 поступает на D-вход первого D-триггера 7 и вход управления первого ключа 14 и открывает его. Импульсом с генератора 11 первый D-триггер 7 переводится по входу С в единичное состояние, его выходной сигнал Uт1=1 поступает на вход первого апериодического звена 16 и включает первый управляемый стабилизатор тока 5, который подключает ток обратной связи Ioc к первому входу интегратора 2. Ток Ioc выбирается из условия Ioc>Iвх.мax., где Iвх.мах - максимально возможное значение входного тока. Так как Ioc>Iвх>, то выходной сигнал U интегратора 2 начнет уменьшаться. Определим момент выключения первого D-триггера 7. В течение всего времени, пока первый D-триггер 7 находится в единичном состоянии, его выходной сигнал разрешает прохождение выходных сигналов генератора 11 с выхода первого элемента И 9 на выходную шину положительного сигнала 18 (выходные сигналы f+). Одновременно выходной сигнал первого D-триггера 7 Uт1, поступая на вход первого апериодического звена 16, формирует на его выходе сигнал U1, который при включении первого ключа 14 изменяет уровень отпускания первого релейного элемента 3 по отношению к выходному сигналу U интегратора 2. Определим величину сигнала U1.
Рассмотрим некоторый интервал времени t, для которого будем считать, что входной сигнал Iвx остается неизменным. Пусть U1 - некоторый сигнал на выходе первого апериодического звена 16. В этом случае выключение релейного элемента 3 произойдет при значении h1, причем
h1=h2-U1 (1)
Тогда, если Т1 - время, в течение которого первый D-триггер 7 включен (первый управляемый стабилизатор тока 5 формирует ток обратной связи Ioc, сигнал интегратора 2 U изменяется от h2 к h1), Т2 - время, в течение которого первый D-триггер 7 выключен (первый управляемый стабилизатор тока 5 отключен, сигнал интегратора 2 U изменяется от h1 к h2), то справедливо следующее соотношение

или
Iвх=IосT1/(T1+T2) (3)
Таким образом, в рассматриваемом случае выходной сигнал первого D-триггера 7 Uт1 представляет собой частотно импульсный сигнал, длительность которого равна Т1, а период равен (Т1+T2). Тогда выходной сигнал U1 первого апериодического звена 16 буден равен постоянной составляющей сигнала Uт1 или с учетом (3)
U1=kIвх (4)
где k - передаточный коэффициент.
В соответствии с (4) в любой момент времени выходной сигнал U1 (или U2) первого 16 (или второго 17) апериодического звена пропорционален входному сигналу Iвх. Выберем kIвx.мax= h2. Тогда максимальный гистерезис Δh=h2-h1 срабатывания релейных элементов будет равен h2. Гистерезис Δh будет изменяться при изменении входного сигнала Iвх от 0 до Iвx.мax от 0 до h2 или
U1=Δh=h2-h1=kIвх, h2=kIвx.мax (5)
При изменении знака Iвх (Iвх< 0) выходной сигнал U интегратора 2 будет уменьшаться и при U=-h2 срабатывает второй релейный элемент с гистерезисом 4 и его выходной сигнал Up2=1 переводит второй D-триггер 8 в единичное состояние по С-входу импульсом с генератора 11. При этом включается второй управляемый стабилизатор тока 6 и процесс повторяется аналогично уже описанному, формируя на выходе второго элемента И 10 выходные импульсы f- на выходной шине отрицательного сигнала 19.
Если Т0 - период следования импульсов с генератора 11, то Т1=n1 Т0, где n1 - число импульсов генератора 11 за время Т1. Из (3) имеем
Iвс=Ioc n1T0/(Т1+T2) (6)
Равенство (6) можно представить в виде
Iвх=IосТ0f+ (7)
где
f+= n1/(T1+T2) (8)
частота, соответствующая входному сигналу Iвх (выходной сигнал интегрального преобразователя).
Отметим, что предлагаемый интегральный преобразователь при малых значениях входного сигнала Iвх формирует за время Т1 один выходной импульс f+ и период следования этих импульсов (Т12) определяется входным сигналом Iвx и остается неизменным при постоянном значении входного сигнала, что имеет существенное положительное значение.
Эффект от использования предлагаемого изобретения состоит в повышении точности. Оценим точность предлагаемого изобретения. Как следует из (6), точность преобразования зависит от точности задания двух параметров: тока обратной связи Iос и точности формирования интервалов Т1 (от стабильности генератора 11). Однако в случае высокой частоты переключения тока обратной связи Ioc существенным моментом, влияющим на точность преобразования, является быстродействие элементов, участвующих в формировании тока Ioc в течение интервалов Т1. В устройстве-прототипе эти интервалы всегда равны Т0. Пусть, например, входной ток изменяется в пределах от Iмин=10 нА до Iмaх=10 мА и значению Iмин соответствует частота 0,1 Гц, а значению Iмaх соответствует частота 100 кГц. В этом случае в устройстве-прототипе интервал Т0≤10 мкс. Если, например, по каким-либо причинам (например, от температуры) произойдет изменение фронта в формировании интервала Т0 на ΔT=10 нc, то относительная погрешность δ1 преобразования будет равна ΔT/Т0=0,001, что соответствует 0,1%. В предлагаемом изобретении относительная погрешность преобразования δ2 оценивается в виде
δ2 = ΔT/T1 (9)
Выберем в предлагаемом изобретении h2=6 IocT0, Iвх=5 мА, Iвх мaх=10 мA и Iос= 12 мА. Тогда в соответствии с (5) h1=3 IocT0. При входном токе Iвх=5 мА и Iос= 12 мА. Т1=6 Т0. Погрешность преобразования δ2 предлагаемого изобретения будет равна согласно (8) 0,00017, что соответствует 0,017%. Таким образом, точность предлагаемого изобретения значительно выше точности известного решения. Следует также отметить, что в предлагаемом изобретении с увеличением входного сигнала относительная погрешность δ2 уменьшается, что непосредственно следует из (8) и имеет существенное положительное значение.
Предлагаемая совокупность признаков в рассмотренных автором решениях не встречалась для решения поставленной задачи и не следует явным образом из уровня техники, что позволяет сделать вывод о соответствии технического решения критериям "новизна" и "изобретательский уровень". В качестве элементов для реализации устройства могут быть использованы логические элементы И, триггеры, ключи любых серий, например серии 564, стандартные интеграторы, стабилизаторы тока, кварцевые генераторы, усилители.
Литература.
1. Авторское свидетельство СССР 921080, кл. Н 03 К 13/20, от 24.07.81. Преобразователь напряжения в частоту.
2. Патент Российской Федерации 2138826, кл. G 01 R 19/252, от 29.09.99. Интегральный преобразователь.
Формула изобретения: Интегральный преобразователь, содержащий интегратор, первый и второй релейные элементы, первый и второй управляемые стабилизаторы тока, включенные в цепи отрицательной обратной связи соответственно на первый и второй входы интегратора, третий вход которого соединен со входом интегрального преобразователя, на который поступает преобразуемый ток, отличающийся тем, что в него дополнительно введены первый и второй элементы И, генератор, первое и второе апериодическое звено, первый и второй ключи, первый и второй сумматоры, первый и второй D-триггеры, С-входы которых объединены между собой и соединены с выходом генератора и первыми входами первого и второго элементов И, второй вход первого элемента
И соединен с выходом первого D-триггера, входом первого управляемого стабилизатора тока и входом первого апериодического звена, выход первого элемента И соединен с выходной шиной положительного сигнала, второй вход второго элемента И соединен с выходом второго D-триггера, входом второго управляемого стабилизатора тока и входом второго апериодического звена, выход второго элемента И соединен с выходной шиной отрицательного сигнала, D-вход первого D-триггера соединен с выходом первого релейного элемента и входом управления первого ключа, D-вход второго D-триггера соединен с выходом второго релейного элемента и входом управления второго ключа, при этом выходы первого и второго ключей соединены соответственно с первым неинвертирующим входом первого и инвертирующим входом второго сумматоров, выходы которых соединены соответственно со входом первого и входом второго релейных элементов, а второй неинвертирующий вход первого сумматора и неинвертирующий вход второго сумматора соединены с выходом интегратора, сигнальные входы первого и второго ключей подключены соответственно к выходу первого и второго апериодического звена.