Главная страница  |  Описание сайта  |  Контакты
Патент на изобретение №2453867

(19)

RU

(11)

2453867

(13)

C2

(51) МПК G01S19/38 (2010.01)

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ Статус: по данным на 27.08.2012 - действует Пошлина: учтена за 6 год с 20.10.2012 по 19.10.2013

(21), (22) Заявка: 2009117768/07, 19.10.2007

(24) Дата начала отсчета срока действия патента:

19.10.2007

Приоритет(ы):

(30) Конвенционный приоритет:

19.10.2006 US 60/852,642

(43) Дата публикации заявки: 27.11.2010

(45) Опубликовано: 20.06.2012

(56) Список документов, цитированных в отчете о

поиске: Ganguly S. "Real-time dual frequency software receiver", Position Location And Navigation Symposium, 26.04.2004. US 5663733 A, 02.09.1997. RU 2143123 C1, 20.12.1999. RU 2158935 C2, 10.11.2000. EP 0924532 A2, 23.06.1999. US 5576715 A, 19.11.1996. US 6125135 A, 26.09.2000. US 5134507 A, 28.07.1992. JP 2001264407 A, 26.09.2001.

(85) Дата начала рассмотрения заявки PCT на национальной фазе: 19.05.2009

(86) Заявка PCT:

US 2007/022364 20071019

(87) Публикация заявки PCT:

WO 2008/085220 20080717

Адрес для переписки:

119034, Москва, Пречистенский пер., 14, стр.1, 4-й этаж, Московское представительство фирмы "Гоулингз Интернэшнл, Инк.", пат.пов. В.А.Клюкину, рег. 005

(72) Автор(ы):

ФРИДМАН Александр (RU)

(73) Патентообладатель(и):

ДАТАГРИД, ИНК. (US)

(54) ПРИЕМНИК GPS (ВАРИАНТЫ) И СПОСОБ ИЗВЛЕЧЕНИЯ АМПЛИТУДЫ И ПСЕВДОДОПЛЕРОВСКОЙ ФАЗЫ СИГНАЛА

(57) Реферат:

Изобретение относится к области радиотехники, а именно к общей архитектуре системы глобального позиционирования (GPS), к конкретным секциям цифровой обработки сигналов, и может быть использовано в приемниках спутниковой связи. Технический результат заключается в обеспечении адаптивности, уменьшении потребления электроэнергии и других ресурсов, а также повышении качества системы при небольшой аппаратной сложности. Для этого GPS включает совокупность каналов цифровой обработки комплексных цифровых сигналов L1 и L2, причем используется «точный» Р-код для получения оценки синфазной и квадратурной составляющих обоих сигналов; программируемый процессор для вычислений. Сигналы L1 и L2 кодируются неизвестным W-кодом, и комплексный сигнал L1 умножается на сформированную копию Р-кода и интегрируется в течение периода времени, приблизительно равного времени передачи бита W-кода. Комплексный сигнал L2 умножается на копию Р-кода, интегрируется и фиксируется для учета задержки сигнала L2 относительно L1. Синфазные составляющие интегрированных сигналов взвешиваются; взвешенная сумма сравнивается с нулем; ее абсолютная величина сравнивается с пороговой величиной. Интегрированный комплексный сигнал L2 добавляется к сохраненному комплексному сигналу L2 или вычитается из него в зависимости от знака взвешенной суммы, если величина взвешенной суммы превышает порог. Накопленный комплексный сигнал L2 включает оценки почти максимального правдоподобия желательной амплитуды L2 и псевдо-доплеровской фазы. 2 с. и 6 з.п. ф-лы, 7 ил.

Настоящее изобретение в основном относится к приемникам спутниковой связи в системе глобального позиционирования (GPS) и более точно к общей архитектуре такой системы и к конкретным секциям цифровой обработки сигналов в таких приемниках.

Спутники глобальной системы позиционирования (GPS) передают широкополосные сигналы в диапазонах частот L1 и L2 на частотах 154fo и 120fo соответственно, где fo=10,23 МГц. Каждый из сигналов L1 модулируется С/А кодом (кодом грубого определения местоположения объектов) и Р-кодом (кодом точного определения местоположения объектов), которые уникальны для каждого спутника. Оба кода хорошо известны. Каждый из сигналов L2 модулируется только Р-кодом. Хотя последовательности С/А кода и Р-кода известны, каждый спутник GPS имеет возможность модулировать свой Р-код секретным сигналом, в основном известным как W-код. Эта "антиимодуляция" (A/S) позволяет использовать систему GPS для военных целей, предотвращая возможность глушения сигналов, на основании известных Р-кодов от их интерпретации как фактических сигналов GPS. Комбинация Р-кода и W-кода обычно называется Y-кодом.

Система обладает важными преимуществами в отношении получения доступа к сигналам L1 и L2. Во-первых, ионосферное преломление может быть измерено и удалено общей обработкой псевдодиапазона L1 и L2, что позволяет достичь более высокой точности в отдельных приложениях. Во-вторых, для обзорных приложений имеется существенное преимущество использования измерений фазы несущей частоты обоих сигналов L1 и L2 в дифференциально-фазной системе. Измерения фазы носителя сигнала L2 в дополнение к измерению L1 удваивают общее количество наблюдаемых объектов и позволяют упорядочить так называемые "широкополосные" наблюдаемые объекты, которые значительно повышают возможность устранения неопределенности фазы.

Однако существующие системы и способы обработки сигналов L1 и L2 имеют ряд недостатков. В частности, например, известные методики восстановления фазы несущей L2 по Y-коду становятся устаревшим по мере дальнейшего развития системы GPS. Например, известные конструкции приемников не способны использовать возможности нового более устойчивого кода L2c, который вскоре станет доступным для гражданских пользователей. Известные конструкции приемников, как правило, очень трудно или невозможно адаптировать к новым областям применения, потому что они осуществляются путем использования конкретных интегральных схем (специализированных интегральных схем). Кроме того, такие специализированные интегральные схемы могут быть весьма дорогостоящими.

Кроме того, известные конструкции приемника, как правило, для обработки сигналов L1 и L2 приемлемым способом потребляют значительное количество электроэнергии и других ресурсов.

Соответственно, имеется потребность в способе обработки и в системе, которая обладает высоким качеством при небольшой аппаратной сложности.

КРАТКОЕ СОДЕРЖАНИЕ ИЗОБРЕТЕНИЯ

Варианты воплощения настоящего изобретения направлены на решение вышеупомянутой задачи. Варианты воплощения могут включать приемник для обработки сигналов L1 и L2, причем приемник легко перестраивается для обработки других типов сигналов, таких как помехоустойчивый сигнал L2c. С этой целью приемник может включать программируемую логику с возможностью изменения конфигурации и/или реконфигурации, например файл конфигурации в виде электронных данных, таких как отдельное или встроенное программное обеспечение. Программируемая логика может извлечь файл конфигурации из памяти под управлением центрального процессора (ЦП), например, во время включения питания приемника. Поскольку приемник легко реконфигурируется с помощью электронных данных файла конфигурации, негибкие и дорогостоящие специализированные интегральные схемы не используются.

Предлагаемые варианты включают эффективный способ осуществления изобретения, который при сохранении высокого качества позволяет значительно уменьшить аппаратную сложность.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

На фигуре 1 представлена система двухчастотного GPS-приемника в соответствии с одним вариантом воплощения настоящего изобретения;

На фигуре 2 представлена кусочно-линейная аппроксимация функции Ln cosh() в соответствии с одним вариантом воплощения настоящего изобретения;

На фигуре 3 представлен вариант воплощения конфигурации схемы высокочастотного блока системы, показанной на фигуре 1;

фигура 4 - блок-схема варианта воплощения системы, показанной на фигуре 1;

фигура 5 - детали варианта воплощения фазосдвигающей цепи фигуры 4;

фигура 6 - детали варианта воплощения цепи взвешенной суммы фигуры 4; и

фигура 7 иллюстрирует стадии процесса под управлением центрального процессора в соответствии с вариантами воплощения настоящего изобретения.

ПОДРОБНОЕ ОПИСАНИЕ ВАРИАНТОВ ВОПЛОЩЕНИЯ ИЗОБРЕТЕНИЯ

Как описано выше, поскольку системы GPS непрерывно развиваются, в частотном диапазоне L2 появляются новые сигналы, и такие новые сигналы планируются и для L1. Потребители извлекли бы выгоду из универсального приемника, способного обрабатывать сигналы различных структур.

Соответственно, варианты осуществления настоящего изобретения включают GPS-приемник, который может использовать программируемую логику, например вентильную матрицу, программируемую пользователем (FPGA) для выполнения функций, таких как многоканальная цифровая обработка навигационных сигналов, в отличие от прошлого подхода разработки интегральных схем прикладной ориентации (специализированных интегральных схем) для выполнения таких функций. Программируемая логика может быть связана с программируемым центральным процессором (ЦП) с помощью обычных шин и управляющих сигналов и получать операционный файл конфигурации от центрального процессора при каждом инициировании включения питания с возможностью реконфигурации в любое время. Файл конфигурации может храниться в программируемом постоянном запоминающем устройстве (ППЗУ). Центральный процессор может быть связан с ППЗУ обычными шинами и управляющими сигналами. Центральный процессор может считывать файл конфигурации от ПЗУ и записывать его в программируемую логику при включении питания.

Приемник может дополнительно включить входной радиочастотный блок для усиления, фильтрации, обратного преобразования и оцифровки полученных навигационных сигналов L1/L2, ПЗУ и ЦП, выполняющий дальнейшую обработку данных, навигационных решений и общения с внешней центральной системой.

Преимущества такой архитектуры приемника включают способность адаптации к существующему сигналу L2 с Y-кодом, так же как к новому сигналу L2c и другим будущим сигналам L1 или L2 без какой-либо аппаратной модификации, которая является трудной или невозможной с традиционными приемниками, основанными на специализированных интегральных схемах. В соответствии с вариантами воплощения настоящего изобретения для нового сигнала может просто быть создан файл конфигурации. Файл конфигурации можно послать конечному пользователю. Пользователь может легко передать файл конфигурации на ЦП приемника, который, в свою очередь, может обновить содержание ПЗУ.

Другое преимущество архитектуры приемника в соответствии с вариантами воплощения настоящего изобретения состоит в том, что ПЗУ приемника может содержать несколько файлов конфигурации, которые взаимозаменяемо и динамически перезагружаются в программируемую логику (например, FPGA), чтобы адаптироваться к различным ситуациям во время работы приемника.

Еще одно преимущество такой архитектуры приемника состоит в том, что она устраняет использование специализированных интегральных схем, имеющих высокую себестоимость.

GPS-приемник в соответствии с вариантами воплощения изобретения может использоваться, например, в области применения обзорной и высокоточной (кинематической) навигации, в которой необходим доступ к несущим сигналам L1 и L2. Измерение псевдодиапазона и псевдо-доплеровской фазы обоих сигналов позволяет компенсировать ионосферное преломление GPS-сигналов и обеспечивает быстрое устранение неопределенности фазы в обзорных (кинематических) применениях.

Как отмечено выше, варианты осуществления настоящего изобретения могут включать эффективный способ, который при сохранении высокого качества позволяет значительно уменьшить аппаратную сложность. Способ позволяет выполнять операции, например, связанные с аппроксимацией по методу правдоподобия, как описано ниже.

Комплексный ввод сигналов L1 и L2 может быть представлен в непрерывном времени как

где

а1, а2, - реальные амплитуды сигналов L1 и L2 соответственно,

P(t) - известный Р-код,

W(t) - неизвестный W-код,

1, 2 - псевдо-доплеровские частоты в L1 и L2 соответственно, при этом 2=60/77 1,

1, 2 - начальные фазы L1 и L2, медленно изменяющиеся из-за эффектов ионосферы, и

1, 2 - комплексный гауссов шум с нулевым средним.

Входные сигналы умножаются на соответствующие копии и интегрируются по интервалу W-бит. Сложные сигналы точной копии:

В выражении (2) предполагается, что прослеживание L1 в С/А коде и по фазе позволяет согласовать копию Р-кода с кодом входного сигнала, установить частоты точной копии, равные частотам сигнала, чтобы установить фазу копии L1, равную фазе сигнала 1. Последнее условие не может быть выполнено для L2, поэтому копия фазы L2 отличается от 2. Комплексные выходы интегрирующей цепи W-бит могут быть определены из выражений (1) и (2) как

где

1, 2 - комплексные гауссовы переменные с нулевым средним,

= 2- - неизвестная разность фаз, которую нужно оценить,

Tw - продолжительность интервала W-бит, и

W1=±1 - неизвестное значение W-бит по интервалу интеграции.

Обозначая:

получаем функцию плотности вероятности при условии , а2 и W1 как

Предположим, что W-код - статистически поразрядно независим и вероятности +1 и -1 равны 0,5, причем каждая приводит к следующей не подчиненной условию (w1) функции плотности вероятности:

Из уравнения (6) логарифм функции вероятности для i-функции интервала W-бит вытекает как

и в течение всего периода оценки, включая интервалы W-бит:

В операции, отсутствующей в известных методиках, способ аппроксимации использует кусочно-линейную аппроксимацию функции Ln(). На фигуре 2 показана Ln cosh() и ее аппроксимация представлена как

Из (8), (9) следует:

где

и m1 - число элементов с ненулевым xi.

Оценка максимальной вероятности следует из (10):

В установившемся режиме слежения величина приближается к нулю, таким образом, (11) становится:

С другой стороны, в режиме инициализации величина полностью неизвестна, таким образом, лучшие результаты будут достигнуты, если данные L2 включены в уравнение (11), т.е.:

Одно преимущество выражения (12), которое может быть охарактеризовано как "оценочная функция", состоит в том, что это прямая оценочная функция, и не требует градиента или системы замкнутого контура для реализации.

Другое преимущество оценочной функции (12) состоит в том, что она не включает операции умножения при накоплении сумм в числителе и знаменателе (12).

На фигуре 1 показан вариант воплощения системы, которая может быть включена в приемник в соответствии с одним вариантом воплощения изобретения. В этой системе сигнал, поступивший с антенны, первоначально проходит через линию передачи, например радиочастотный кабель 1, к радиочастотному входному блоку 10. Входной блок 10 может усиливать, преобразовывать с понижением частоты, фильтровать и оцифровывать сигналы L1 и L2 в полученном сигнале. Входной радиочастотный блок 10, например, может быть организован так, что его выходные сигналы на линиях 18 и 20 передаются на видеочастоте, чтобы облегчить дальнейшую цифровую обработку. Фактическая частота сигналов в линиях 18 и 20 может быть псевдо-доплеровской частотой. Радиочастотные сигналы S1 и S2 входного блока могут быть комплексными, чтобы предотвратить потерю важных данных, таким образом, каждая из линий 18 и 20 может включить две сублинии для реальных и мнимых компонентов сигнала.

Цифровая обработка сигналов может быть осуществлена в программируемой логике, такой как вентильная матрица, программируемая пользователем (FPGA) 40, которая получает комплексные сигналы L1 и L2 с линий 18 и 20, выполняет многоканальную корреляционную обработку и обеспечивает данные корреляции для центрального процессора 50. Центральный процессор 50 может считывать данные корреляции с использованием шины данных 45 прежде чем установить адресную шину 46 по адресу канала и элемента, представляющего интерес, и передать считанный управляющий сигнал в линию 48 в режиме разрешенного доступа.

Центральный процессор 50 может выполнять посткорреляцию данных, считанных с вентильной матрицы, программируемой пользователем (FPGA) 40. Обработка может включать операции фазовой автоподстройки частоты (PLL) и автоматическое отслеживание задержки (DLL), так же как формирование данных управления по каналам корреляции FPGA, например задержку кодирования, псевдо-доплеровскую фазу и частоту, как будет описано ниже более подробно. Чтобы послать управляющие данные, центральный процессор 50 может поместить данные в шину данных 45, устанавливая адресную шину 46 на адрес канала и элемента, представляющего интерес, и устанавливая сигнал управления записью в линии 47 в состояние разрешенного доступа. Центральный процессор 50 может общаться с внешней главной системой через линию связи 61, посылая данные измеренного положения, скорости и времени на главную систему и получая различные управляющие сигналы от этой системы для адаптации параметров приемника к нуждам пользователя.

Программируемое постоянное запоминающее устройство (ППЗУ) 60 может содержать исполняемый код для центрального процессора 50. При включении приемника ЦП 50 может выбрать команды начальной загрузки из ППЗУ 60 и выполнить их, чтобы загрузить исполняемый код во внутреннее оперативное запоминающее устройство (ОЗУ) или оперативную память центрального процессора с помощью шины данных 45 и адресной шины 46. После загрузки центральный процессор 50 может начать выполнять команды с его внутренней оперативной памяти.

Операции после включения приемника могут включать загрузку файла конфигурации в FPGA 40. Файл конфигурации FPGA может определить функциональные возможности каждого из логических блоков FPGA с перестраиваемой конфигурацией (CLB) и соединения между ними, получая, таким образом, желательные функциональные возможности по обработке всех схем FPGA. Файл конфигурации FPGA может храниться в ППЗУ 60 вместе с исполняемым кодом центрального процессора. Центральный процессор 50 может считать файл конфигурации FPGA из ППЗУ 60 с использованием шины данных 45 и адресной шины 46 и записать их в FPGA 40 с помощью тех же самых шин 45 и 46. Дополнительные сигналы могут быть введены в FPGA 40 по линии 49, чтобы управлять процессом загрузки файла конфигурации.

ППЗУ 60 может хранить несколько файлов конфигурации, предназначенных для различных рабочих режимов приемника. Центральный процессор 50 может выбрать, один из них для загрузки при включении приемника в соответствии с предпочтением пользователя, которое также может быть сохранено в ППЗУ 60. Кроме того, пользователь может выдать команду через линию связи 61 на изменение конфигурации FPGA в процессе нормальной работы приемника. В этом случае ЦП 50 может считать желательный файл конфигурации из ППЗУ 60 и загрузить его в FPGA 40 тем же самым образом, как было описано выше для режима включения. Таким образом, достигаются высокая степень и быстрота адаптации.

Если доступен новый сигнал L2c и схемотехническое решение готово для его обработки, соответствующий файл конфигурации может быть загружен из главной системы через линию связи 61 в ЦП 50, который запишет этот файл в ППЗУ 60. После этого ЦП может загружать новый файл конфигурации при каждом включении приемника таким же образом, как описано выше. В вариантах воплощения часть каналов корреляции в программируемой логике (например, FPGA) может быть сконфигурирована для обработки сигналов L2c, в то время как другая часть может быть сконфигурирована для обработки старых сигналов L2. Соответственно, архитектура приемника в соответствии с вариантами воплощения настоящего изобретения готова к обработке нового сигнала L2c и будет дополнительно периодически обновляться, используя сигнал L2c, по мере запуска на орбиту новых спутников GPS с возможностями L2c.

Обратимся теперь к фигуре 3, на которой входной радиочастотный блок 10 изображен более подробно. Сигналы, принятые антенной, могут быть направлены кабелем 1, который может быть высокочастотной линией передачи, на малошумящий усилитель 11, выход которого подается на входы каналов L1 и L2. Канал L1 может включать первую ступень 12 и вторую ступень 13, в то время как канал L2 может включать первую ступень 14 и вторую ступень 15. На первой стадии 12 сигнал L1 может быть отфильтрован, усилен и преобразован с понижением частоты до промежуточной частоты IF1 сигнала 25. Точно так же на первой стадии 14 сигнал L2 может быть отфильтрован, усилен и преобразован с понижением частоты до промежуточной частоты IF2 сигнала 26. Сигнал 25 с частотой IF1 может быть дополнительно отфильтрован, усилен и преобразован с понижением частоты до синфазной составляющей видеочастоты и квадратурной составляющей, и оцифрован во втором блоке 13. Выход 18 блока 13 может включать две линии: первая линия для цифрового синфазного сигнала L1 и вторая линия для цифрового квадратурного сигнала L1. Аналогичным образом, сигнал 26 с частотой IF2 может быть дополнительно отфильтрован, усилен, и преобразован с понижением частоты до синфазной видеочастоты и квадратурной составляющей, и оцифрован во втором блоке 15, имеющем выход 20, который может включать две линии: первую линию для цифрового синфазного сигнала L2 и вторую линия для цифрового квадратурного сигнала L2. Схематика блоков 12-15 включает усилители, смесители, фильтры и аналого-цифровые преобразователи, работающие в обычном режиме, чтобы выполнить вышеупомянутые преобразования сигнала. В примере осуществления изобретения каждая из двух выходных линий 18 является однобитовой линией, и каждая из двух выходных линий 20 также является однобитовой линией, таким образом, аналого-цифровые преобразователи вторых ступеней 18 и 20 могут быть простыми компараторами с нулевым порогом.

Термостабилизированный кварцевый генератор 17 подает опорную частоту на линию 24, которая используется в схеме синхронизации 16 для формирования осциллирующих сигналов на линиях 21, 22 и 23, так же как сигнала синхронизации на линии 19. С этой целью в схеме синхронизации 16 используются обычные синтезаторы частоты. Выходной сигнал 19 используется для синхронизации всех других блоков приемника.

На фигуре 4 представлена блок-схема FPGA 40. Входные комплексные сигналы S1 и S2 могут быть переданы во множество идентичных каналов 41-43 обработки полосы частот, каждый из которых может быть связан с отдельным спутником, от которого он получает сигналы. Число монополосных каналов может быть достаточным, чтобы гарантировать, что монополосный канал доступен для каждого полученного спутникового сигнала. В примере осуществления изобретения сигналы от четырех или большего количества спутников используются для определения желательного параметра (например, местоположения, скорости и времени). Каждый из монополосных каналов 41-43 может распознавать цифровые выходы радиочастотного блока 10 на линиях 18, 20, соответствующих конкретному спутнику путем декорреляции сигналов S1 и S2, используя локально сформированные копии грубого С/А кода и точного Р-кода, которые уникальны для данного спутника.

Как показано на фигуре 4, каждый монополосный канал 41-43 может пропускать данные Y2, извлеченные из цифровых сигналов S1 и S2 на центральный процессор 50 через интерфейсную схему 44, которая может подключить одну из линий 501-506 к шине данных 45 в соответствии с желательным каналом и его элемент данных Y1 или Y2, как определено центральным процессором 50, устанавливая соответствующий адрес на адресной шине 46. Интерфейсная схема 44 может также использоваться для передачи данных управления от центрального процессора 50 на каналы полосы немодулированных частот 41-43. Центральный процессор 50 может управлять идентификационным номером спутника, фазой С/А кода, фазой Р-кода, псевдо-доплеровской частотой f1 и f2 и начальными псевдо-доплеровскими фазами phi01, phi02 для согласования сформированных копий L1 и L2 полученного спутникового сигнала. С этой целью центральный процессор 50 может установить адресную шину 46 в соответствии с каналом адресата и управляющего элемента и ввести управляющие данные в шину данных 45. Через линии управления 47, 48 центральный процессор 50 может определить режим чтения, когда он получает данные канала Y1 или Y2, или может определить режим записи, когда он передает управляющие данные каналу.

Как показано на фигуре 4, комплексный сигнал S1 может быть смешан в смесителе 413 с копией Р-кода, сформированной генератором Р-кода 420, обеспечивая, таким образом, демодулированный выход 432. Структура и организация генератора Р-кода 420, например, может соответствовать "Документу управления интерфейсом ICD-GPS-200C" корпорации "Arinc Research Corporation" (1993), фигуры 3.3 3.7. Точно так же комплексный сигнал S2 может быть смешан в смесителе 414 с той же самой копией Р-кода, но с задержкой, управляемой линией задержки 415, обеспечивая, таким образом, демодулированный выход 433. Смесители 413, 414 могут соответственно инвертировать знаки синфазной и квадратурной составляющих S1 или S2, если величина текущего Р-кода или задержанного Р-кода равна 1, или разрешить проход сигналов без изменения знака.

Каждый из частично демодулированных сигналов 432 и 433 может затем быть подан на соответствующие фазосдвигающие схемы 418 и 419, которые компенсируют псевдо-доплеровские фазы. С этой целью генератор фаз 421 линии L1 может формировать фазовую переменную phi1 в линии 435 в соответствии с начальной фазой phi01 и частотой f1, а генератор фаз 424 линии L2 формирует значение phi2 фазы в линии 436 в соответствии с начальной фазой phi02 и частотой f2. Центральный процессор 50 через интерфейсную схему 44 может установить значения phi01 phi02, f1 f2 перед началом текущего периода суммирования Т2. Фазосдвигающие схемы 418 и 419 могут фактически вращать векторы, представленные комплексными сигналами S1 и S2 на угол phi1 на линии 435 и на угол phi2 на линии 436 соответственно.

Синфазная составляющая демодулированного сигнала L1 с компенсацией доплеровского сдвига частоты на линии 438 может быть подана на сумматор 422, который интегрирует сигнал в течение периода времени, соответствующего продолжительности W-бита. Одновременно, синфазная и квадратурная составляющие демодулированного сигнала L2 с компенсацией доплеровского сдвига частоты на линии 439 могут быть поданы на сумматоры 423, которые интегрируют сигналы в течение периода времени, соответствующего той же самой продолжительности W-бита. Накопленная синфазная составляющая L1 может быть введена в схематику или в линию, представленную позицией 440, тогда как синфазные и квадратурные составляющие L2 могут быть введены в схематику или в линию, представленную позицией 441.

Накопленная синфазная составляющая L2 затем может быть передана из схемы 441 в схему 442 и далее в устройство взвешенного суммирования 425 через управляемый выключатель 426. Одновременно, синфазная составляющая L1 в схеме 440 может быть подана на другой вход устройства взвешенного суммирования 425. Центральный процессор 50 может закрыть или открыть выключатель 426 перед началом текущего периода суммирования Т2 командой, которая действует через интерфейсную схему 44. Выходной сигнал устройства взвешенного суммирования в схематике или в линии 443 может быть подан на пороговую схему 429, которая извлекает знак сигнала 443 в линию 444 и сравнивает величину сигнала в схематике или в линии 443 с пороговой величиной. Центральный процессор 50 через интерфейсную схему 44 может установить пороговое значение перед началом текущего периода суммирования Т2. Если величина сигнала превышает пороговое значение, схема 429 может установить свой выход 445 на 1, в противном случае она может установить выход в 0. Таким образом, условия уравнения (13) могут быть проверены при замкнутых контактах выключателя, а условия, приведенные в уравнении (14), могут быть проверены, когда выключатель 426 размыкает цепь.

Комплексный сигнал L2, накопленный в схематике или в линии 441, может также смешиваться в смесителе 427 со знаком, представленным линией 444. Смеситель 427 может просто инвертировать знаки в синфазной и квадратурной составляющих комплексного сигнала в схеме 441, если текущее значение знака представляет собой 1, или в другом случае оставить их неизменными. Выход смесителя в схеме 446 может быть передан на сумматор 430, который интегрирует сигнал 446 в течение определенного периода времени (Т2). Затем сигнал в линии 445 может использоваться как сигнал, разрешающий подачу тактовых импульсов (СЕ) с тем, чтобы сумматор 430 добавил свой вход в схеме 446 к ранее накопленной величине при условии, что сигнал СЕ в линии 445 равен 1. Этим способом желательный комплексный сигнал Y2 L2 может быть получен в линии 502 в соответствии с уравнением (12).

На фигуре 4 также показано, что комплексный сигнал S1 может быть смешан в смесителе 412 с копией С/А кода, сформированной генератором 411 кода С/А, обеспечивая, таким образом, демодулированный выход в схеме 431. Структура и организация генератора 411 кода С/А может соответствовать "Документу управления интерфейсом ICD-GPS-200C". Смеситель 412 может просто инвертировать знаки синфазной и квадратурной составляющих S1, если текущее значение С/А кода является 1, или, в другом случае, оставить их неизменными.

Демодулированный сигнал С/А 431 затем может быть подан на фазосдвигающую схему 417, которая компенсирует псевдо-доплеровскую фазу. Для этой цели фазовая переменная phi1 в линии 435, сформированная L1 фазосдвигающей схемой 421 в соответствии с начальной фазой phi01 и частотой f1, может быть сдвинута на /2 фазосдвигающей схемой 416. Центральный процессор 50 через интерфейсную схему 44 может установить величины phi01 и f1 перед началом текущего периода суммирования Т1. Фазосдвигающая схема 417 может виртуально вращать вектор, представленный комплексным сигналом S1 на угол phi1= /2 на линии 434. Выход фазосдвигающей схемы в цепи 437 может быть подан на сумматор 428, который интегрирует комплексный сигнал 437 по заданному периоду времени (Т1). Таким образом, в линии 501 может быть получен желательный комплексный сигналов YI.

На фигуре 5 показано, как могут быть расположены фазосдвигающие схемы 417-419, чтобы вращать входной вектор, представленный компонентом фазы lin в схематике или в линии 481 и в квадратурной составляющей Qin в схеме 482 под углом phi в схематике или в линии 480. Схемы 480-482 могут быть объединены в одну общую схему 483, которая используется как адресная шина в постоянном запоминающем устройстве (ПЗУ) 484. ПЗУ 484 может хранить предопределенные величины сдвинутого комплексного сигнала, которые появляются в шине данных 485 в ответ на адрес А. Содержание ПЗУ 484 может быть предварительно вычислено таким образом, что одна часть шины данных 485 выдает синфазную составляющую lout сдвинутого по фазе сигнала в схеме 486, в то время как другая часть выдает ее квадратурную составляющую Qout в схеме 487. Таким образом, желательный комплексный выход (lout, Qout) может быть сформирован для каждой комбинации входных сигналов (lin, Qin) и phi.

Чтобы упростить блок взвешивания суммы 425, уравнения (13), (14) могут соответственно быть аппроксимированы выражениями:

и

Уравнения (1, (16) основаны на отношении амплитуд а1/а2=I/sqrt(2)=0,707 в соответствии с "Документом управления интерфейсом ICD-GPS-200C", и отношение амплитуд а1/а2 приближено к отношению 3/4 с точностью приблизительно 6%. На фигуре 6 представлен вариант взвешенного блока суммы 425. Входная многоразрядная величина ×425.11 в схеме 440 может быть сдвинута на 2 бита влево с обнулением освобожденных наименьших значащих битов, как показано на фигуре 6(b). Таким образом, учетверенная величина 425.12 может быть передана в схему 425.7. Точно так же входная мультиразрядная величина 425.21 в схеме 442 может быть сдвинута на 1 бит влево с обнулением освобожденного наименьшего значащего бита и пустого бита самого старшего разряда, что также показано на фигуре 6(b). Таким путем удвоенная величина 425.22 может быть передана схеме 425.6. Затем величины у и 2у могут быть добавлены в сумматоре 425.3, получая сигнал 3у в схеме 425.8, который может быть дополнительно добавлен к величина 4х в другом сумматоре 425.4, получая желательный сигнал 4х+3у в схематике или в линии 443. Таким образом, желательная взвешенная сумма может быть получена без сложных операций умножения.

На фигуре 7 представлена предпочтительная методика корректировки и синхронизации с несущей и генераторами кодов в фазе с несущей и кодом обрабатываемых спутниковых сигналов. На первой стадии 511 центральный процессор 50 может откорректировать фазу С/А кода в генераторе 411 и частоту копии в генераторе фаз 421 в каждом из каналов обработки информации 41-43, чтобы максимизировать величину вектора Y1 в схематике или в линиях 501-505. Поскольку все каналы обработки могут иметь идентичную структуру, дальнейшее описание фигуры 7 будет относиться только к одному каналу 41.

Когда величина Y1 достигает максимума, номинальный С/А код на выходе генератора С/А 411 находится в фазе с обрабатываемыми сигналами L1 и центральный процессор 50 вычисляет амплитуду сигнала L1 как а1=[Y1]. Затем, на стадии 512, центральный процессор 50 может установить порог в схеме 429 порядка 0,69 а2/а1) в соответствии с уравнениями (15), (16).

На следующей стадии 513 центральный процессор 50 корректирует начальную фазу phi1 в схеме 435 и, соответственно, фазу в схеме 434, чтобы свести к минимуму абсолютную величину квадратурной составляющей Y1 в схематике или в линии 501. Когда это происходит, номинальная фаза L1 в схеме 434 находится в фазе с фазой обрабатываемого сигнала L1. Это обеспечивает однозначную опорную частоту для L1-несущей С/А и, таким образом, также для несущей L1 Р-код, которая сдвинута на девяноста градусов от нее. Затем разница во времени phi1a обеспечивает точную оценку псевдо-доплеровской частоты f1, которая используется в на последующих стадиях.

На стадии 514 центральный процессор 50 может начать оценку параметров сигнала L2, устанавливая опорную частоту f2=60/77 f1 в генераторе фаз 424, настраивая фазу Р-кода в генераторе Р-кода 420 и устанавливая задержку L2 в линии управляемой задержки 415, чтобы увеличить до максимума величину Y2 в схеме 502. Когда это происходит, фаза Р-кода на выходе генератора Р-кода 420 находится в фазе с сигналом обрабатываемого сигнала L1 и фаза Р-кода на выходе линии задержки 415 находится в фазе с линией обрабатываемого сигнала L2. В этот момент фаза вектора Y2 содержит информацию о псевдо-доплеровской фазе L2.

На стадии 515 центральный процессор 50 может вычислить псевдо-доплеровскую фазу L2 по уравнению (12) и, соответственно, откорректировать начальную фазу phi02 в генераторе фаз 424. Это обеспечивает величину phi2 в схеме 436, что гарантирует компенсацию сигнала L2 с компенсацией доплеровского сдвига частоты в фазосдвигающей схеме 419. В свою очередь, эта компенсация гарантирует, что угол в (11) близок к нулю, и в этом случае целесообразно использовать (15) вместо (16) в процессе формирования величины Y2. Следовательно, центральный процессор 50 может замкнуть контакты выключателя 426, чтобы применить синфазную составляющую сигнала L2 в схеме 442 на входе устройства взвешенного суммирования 425.

На стадии 516 центральный процессор 50 корректирует начальную фазу phi02 в генераторе фаз 424, чтобы свести к минимуму абсолютную величину квадратурной составляющей Y2 в схеме 502. Величина phi02 фактически является желательной псевдо-доплеровской фазой L2.

Следует отметить, что варианты осуществления настоящего изобретения могут быть применены к новым сигналам L3-L5. Кроме того, варианты осуществления могут использоваться в системе GPS, GNSS или любой другой аналогичной или совместимой системе.

В соответствии с вариантом воплощения настоящего изобретения файл конфигурации может быть создан для нового сигнала простым способом. Файл конфигурации можно послать конечному пользователю. Пользователь может передать файл конфигурации в центральный процессор приемника, который, в свою очередь, может соответственно обновить содержание ППЗУ.

Архитектура приемника в соответствии с вариантом воплощения настоящего изобретения может содержать в ППЗУ приемника несколько файлов конфигурации или эти файлы, которые взаимозаменяемы и динамически перезагружаются в программируемую логику (например, в FPGA), чтобы приспособить устройство к различным ситуациям во время работы приемника, чтобы они могли быть сформированы или изменены при необходимости.

Следует иметь в виду, что раскрытые выше различные особенности, функции или их альтернативы могут быть объединены во многие другие различные системы или приложения. Кроме того, различные непредвиденные или непредсказуемые альтернативы, модификации, изменения или усовершенствования впоследствии могут быть осуществлены квалифицированными специалистами, и эти решения также входят в объем изобретения в соответствии с формулой изобретения.

Формула изобретения

1. Способ извлечения амплитуды и псевдодоплеровской фазы сигнала L2 из сигналов L1 и L2, полученных в глобальной системе позиционирования, при этом каждый из указанных сигналов L1 и L2 имеет отдельную несущую частоту, модулированную известным Р-кодом и неизвестным W-кодом, при этом указанный способ содержит следующие стадии:

усиление и фильтрация сигналов L1 и L2, принятых от антенны и преобразованных с понижением частоты в комплексные видеосигналы L1 и L2;

преобразование указанных комплексных видеосигналов L1 и L2 в цифровую форму;

демодулирование комплексных видеосигналов L1 и L2 с помощью локально сформированной копии Р-кода, чтобы получить демодулированные комплексные сигналы L1 и L2;

сдвиг псевдодоплеровской фазы указанного демодулированного комплексного сигнала L1 локально сформированной цифровой фазой, которая линейно изменяется от первой начальной величины фазы в соответствии с первой величиной частоты для формирования демодулированного сигнала L1 с компенсацией доплеровского сдвига частоты;

сдвиг псевдодоплеровской фазы указанного демодулированного комплексного сигнала L2 локально сформированной цифровой фазой, которая линейно изменяется от второй начальной величины фазы в соответствии со второй величиной частоты для формирования демодулированного сигнала L2 с компенсацией доплеровского сдвига частоты;

интегрирование указанных демодулированных сигналов L1 и L2 с компенсацией доплеровского сдвига частоты в течение первого предопределенного периода времени для формирования прединтегрированных сигналов L1 и L2;

взвешивание синфазного компонента указанного прединтегрированного сигнала L1 с первым весовым коэффициентом для формирования взвешенного синфазного сигнала L1;

взвешивание синфазного компонента указанного прединтегрированного сигнала L2 со вторым весовым коэффициентом для формирования взвешенного синфазного сигнала L2;

добавление указанного взвешенного синфазного сигнала L1 к указанному взвешенному синфазному сигналу L2 для формирования полного взвешенного синфазного сигнала;

сравнение величины указанного полного взвешенного синфазного сигнала с заранее заданной пороговой величиной для формирования индикатора перерегулирования;

преобразование указанного прединтегрированного сигнала L2 знаком указанного полного взвешенного синфазного сигнала для формирования расшифрованного сигнала L2; и

интегрирование указанного расшифрованного сигнала L2 в течение второго предопределенного периода времени при условии указанного индикатора перерегулирования, чтобы получить интегрированный комплексный сигнал L2, величина которого пропорциональна желательной амплитуде выходного сигнала L2, и фаза которого при добавлении к указанной второй начальной фазе равна желательному выходу псевдодоплеровской фазы сигнала L2.

2. Способ по п.1, дополнительно содержащий управление вторым весовым коэффициентом с тем, чтобы он был установлен на нуль в период времени, когда невозможна априорная оценка псевдодоплеровской фазы сигнала L2.

3. Способ по п.2, дополнительно содержащий:

демодулирование цифрового комплексного видеосигнала L1 локально сформированной копией С/А кода для формирования второго демодулированного комплексного сигнала L1;

сдвиг указанной первой начальной фазы на 90° для формирования третьей начальной фазы;

сдвиг псевдодоплеровской фазы указанного второго демодулированного комплексного сигнала L1 локально сформированной цифровой фазой, которая линейно изменяется от указанной третьей начальной величины фазы в соответствии с указанной первой величиной частоты для формирования второго демодулируемого сигнала L1 с компенсацией доплеровского сдвига частоты;

интегрирование указанного второго демодулированного сигнала L1 с компенсацией доплеровского сдвига частоты в течение третьего предопределенного периода времени для получения интегрированного сигнала L1;

подачу указанного интегрированного сигнала L1 в фильтр обратной связи для получения оценок псевдодоплеровской фазы и псевдодоплеровской частоты сигнала L1; и

корректировку указанной первой начальной фазы в соответствии с указанными оценками псевдодоплеровской фазы и псевдодоплеровской частоты сигнала L1.

4. Способ по п.3, дополнительно содержащий:

вычитание указанной оценки псевдодоплеровской фазы L1, умноженной на коэффициент 60/77, из суммы указанного выхода псевдодоплеровской фазы сигнала L2 и указанной второй начальной фазы для формирования разности фаз L1/L2;

сглаживающую фильтрацию указанной разности фаз L1/L2 для формирования сглаженной разности фаз L1/L2; и

корректировку указанной второй начальной фазы, чтобы она была равна сумме указанной оценки L1 псевдодоплеровской фазы, умноженной на коэффициент 60/77 и указанной сглаженной разности фаз L1/L2.

5. Приемник для осуществления способа по п.4, при этом в приемнике для извлечения амплитуды и псевдодоплеровской фазы сигнала L2 из сигналов L1 и L2, полученных в глобальной системе позиционирования, причем каждый из указанных сигналов L1 и L2 имеет отдельную несущую частоту, модулированную известным Р-кодом и неизвестным W-кодом, содержатся:

радиочастотный входной блок, включающий средство усиления полученных сигналов L1 и L2, преобразователь частоты для преобразования указанного сигнала L1 в первую промежуточную частоту, преобразователь частоты для преобразования указанного сигнала L2 во вторую промежуточную частоту, преобразователь частоты для преобразования указанной первой промежуточной частоты сигнала L1 в видеочастоту комплексного сигнала L1 с синфазной и квадратурной составляющими L1, преобразователь частоты для преобразования указанной второй промежуточной частоты сигнала L2 в видеочастоту комплексного сигнала L2 с синфазной и квадратурной составляющими L2, средство фильтрации указанных первой и второй промежуточных частот и фильтрации синфазной и квадратурной составляющих указанных комплексных сигналов L1 и L2; генератор; средство синхронизации, связанное с указанным генератором и служащее для формирования глобального тактового сигнала и для формирования сигналов гетеродина для указанного преобразователя частоты и средства преобразования указанных синфазных и квадратурных составляющих L1 и L2 в цифровые комплексные сигналы L1 и L2;

совокупность каналов цифровой обработки указанных комплексных цифровых сигналов L1 и L2, связанная с указанным устройством формирования глобальных тактовых сигналов,

интерфейсные схемы для передачи результатов цифровой обработки в программируемый цифровой процессор;

программируемый цифровой процессор, связанный с указанными интерфейсными схемами для получения результатов обработки сигналов L1 и L2 и формирования данных для управления указанными каналами передачи данных и для получения навигационного решения;

память, связанная с указанным программируемым цифровым процессором, используемая для хранения исполняемого кода процессора,

причем в каждом из указанных каналов цифровой обработки содержатся:

- генератор местной копии Р-кода;

- средство задержки, соединенное с указанным генератором местной копии Р-кода, используемое для задержки выхода указанного генератора местной копии Р-кода на величину управляемой задержки, при этом средство задержки формирует задержанную копию Р-кода;

- первое инвертирующее средство для инвертирования знака входного цифрового комплексного сигнала L1 в ответ на указанную местную копию Р-кода, чтобы получить комплексный сигнал L1, демодулированный Р-кодом;

- второе инвертирующее средство для инвертирования знака входного цифрового комплексного сигнала L2 в ответ на указанную задержанную копию Р-кода, чтобы получить комплексный сигнал L2, демодулированный Р-кодом;

- первый генератор фаз для создания первой фазовой переменной, линейно изменяющейся со временем в соответствии с предварительно установленной первой начальной фазой и предварительно установленной первой частотой;

- второй генератор фаз для создания второй фазовой переменной, линейно изменяющейся со временем в соответствии с предварительно установленной первой начальной фазой и предварительно установленной второй частотой;

- первая фазосдвигающая схема, соединенная с выходом указанного первого средства преобразования и с выходом указанного первого генератора фаз для сдвига фазы указанного комплексного сигнала L1, демодулированного Р-кодом, в ответ на первую фазовую переменную;

- вторая фазосдвигающая схема, соединенная с выходом указанного второго средства преобразования и с выходом указанного второго генератора фаз для сдвига фазы указанного комплексного сигнала L2, демодулированного Р-кодом, в ответ на вторую фазовую переменную;

- первое интегрирующее средство для интегрирования выхода указанной первой фазосдвигающей схемы в течение времени, в основном, эквивалентного периоду неизвестного W-кода, при этом выход первого интегрирующего средства включает интегрированный сигнал L1;

- второе интегрирующее средство для интегрирования выхода указанной второй фазосдвигающей схемы в течение времени, в основном, эквивалентного периоду неизвестного W-кода, при этом выход первого интегрирующего средства включает интегрированный сигнал L2;

- средство взвешенного суммирования, связанное с синфазными компонентами соответствующих выходов указанных первого и второго средств интегрирования для формирования суммы синфазного компонента выхода указанного первого средства интегрирования, взвешенного первым весом, и синфазного компонента выхода указанного второго средства интегрирования, взвешенного вторым весом;

- пороговое средство, подключенное к выходу указанного устройства взвешенного суммирования для создания индикатора знака в соответствии со знаком выхода указанного устройства взвешенного суммирования и создания порогового индикатора в соответствии с отношением между заранее заданной пороговой величиной и выходом указанного устройства взвешенного суммирования;

- третье инвертирующее средство, подключенное к выходу указанного второго средства интегрирования для инвертирования знака интегрированного сигнала L2 в ответ на указанный индикатор знака; и

- третье средство интегрирования для условного интегрирования выхода указанного третьего средства преобразования в течение первого предопределенного периода времени на основе указанного порогового индикатора для создания комплексного интегрированного выходного сигнала L2, подходящего для дальнейшей обработки, для управления указанной второй начальной фазой и второй частотой в указанном втором устройстве генерации фазы, и для получения навигационного решения в указанном программируемом цифровом процессоре.

6. Приемник по п.5, в котором каждый из указанных каналов цифровой обработки дополнительно включает средство для блокировки суммирования синфазного компонента с выхода указанного второго интегрирующего средства с тем, чтобы выход указанного средства взвешенного суммирования был бы равен выходу указанного первого интегрирующего средства, взвешенного первым весом.

7. Приемник по п.6, в котором каждый из указанных каналов цифровой обработки дополнительно включает:

генератор местной копии С/А кода;

четвертое инвертирующее средство для инвертирования знака цифрового комплексного сигнала L1 в ответ на указанную местную копию С/А кода для создания комплексного сигнала L1, демодулированного С/А кодом;

третью фазосдвигающую схему, подключенную к выходу указанного четвертого средства преобразования и к выходу указанного первого генератора фаз для сдвига фазы указанного комплексного сигнала L1, демодулированного С/А кодом в ответ на указанную первую фазовую переменную;

четвертое интегрирующее средство для интегрирования выхода указанного четвертого инвертирующего средства в течение второго предопределенного периода времени для создания интегрированного комплексного сигнала L1, подходящего для дальнейшей обработки, для управления указанной первой начальной фазой и первой частотой в указанном устройстве генерирования первой фазы, и для принятия навигационного решения в указанном программируемом цифровом процессоре.

8. Приемник по п.7, в котором каждая из указанных фазосдвигающих схем содержит постоянное запоминающее устройство (ПЗУ) для хранения данных, содержащих сдвинутые по фазе комплексные величины для возможных комбинаций возможных значений указанного счета фазы и возможных значений синфазных и квадратурных составляющих указанных демодулированных комплексных сигналов.

РИСУНКИ