Главная страница  |  Описание сайта  |  Контакты
Патент на изобретение №2463703

(19)

RU

(11)

2463703

(13)

C1

(51) МПК H03F3/45 (2006.01)

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ Статус: по данным на 05.10.2012 - нет данных Пошлина:

(21), (22) Заявка: 2011145837/08, 10.11.2011

(24) Дата начала отсчета срока действия патента:

10.11.2011

Приоритет(ы):

(22) Дата подачи заявки: 10.11.2011

(45) Опубликовано: 10.10.2012

(56) Список документов, цитированных в отчете о

поиске: RU 2411636 C1, 10.02.2011. RU 2421893 С1, 20.06.2011. RU 2419187 С1, 20.05.2011. US 2006/0033562 A1, 16.02.2006. EP 1314238 B1, 28.05.2003. US 5568092 A, 22.10.1996.

Адрес для переписки:

346500, Ростовская обл., г. Шахты, ул. Шевченко, 147, ЮРГУЭС, Патентная служба

(72) Автор(ы):

Прокопенко Николай Николаевич (RU),

Белич Сергей Сергеевич (RU),

Серебряков Александр Игоревич (RU)

(73) Патентообладатель(и):

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") (RU)

(54) КАСКОДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ

(57) Реферат:

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, широкополосных и избирательных усилителях ВЧ и СВЧ диапазонов). Технический результат - повышение коэффициента усиления по напряжению. Это позволяет в ряде случаев исключить дополнительные каскады усиления, уменьшить общее энергопотребление в сравнении с многокаскадными усилителями. Каскодный дифференциальный усилитель содержит входной дифференциальный каскад с первым и вторым токовыми выходами, два выходных транзистора, базы которых соединены с источником напряжения смещения, два резистора, два источника питания, два токовых зеркала, два корректирующих конденсатора и дополнительный резистор. 7 ил.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, широкополосных и избирательных усилителях ВЧ и СВЧ диапазонов).

В современной микроэлектронике находят широкое применение классические каскодные усилители (КУ) с резистивной нагрузкой, включенной в коллекторную цепь входного транзистора - каскада с общим эмиттером [1-19].

Наиболее близким по технической сущности к заявляемому устройству является КУ фиг.1 по патенту US 5.568.092.

Существенный недостаток известного КУ, архитектура которого присутствует также во многих других каскодных усилителях [1-19], состоит в том, что при ограничениях на напряжение питания (Е п ), характерных для SiGe технологических процессов (Е п 2,0÷2,5 В), его коэффициент усиления по напряжению (К у ) получается небольшим (K ymax =10÷20). В первую очередь это обусловлено ограничениями на сопротивления резисторов коллекторной нагрузки, которые из-за малых Е п не могут выбираться высокоомными.

Основная задача предлагаемого изобретения состоит в повышении коэффициента усиления по напряжению. Это позволяет в ряде случаев исключить дополнительные каскады усиления, уменьшить общее энергопотребление в сравнении с многокаскадными усилителями.

Поставленная задача решается тем, что в каскодном дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, базы которых соединены с источником напряжения смещения 6, эмиттер первого 4 выходного транзистора соединен с первым 2 токовым выходом входного дифференциального каскада 1, эмиттер второго 5 выходного транзистора соединен со вторым 3 токовым выходом входного дифференциального каскада 1, первый 7 резистор коллекторной нагрузки, связанный первым выводом с первым 8 выходом устройства и коллектором первого 4 выходного транзистора, второй 9 резистор коллекторной нагрузки, связанный первым выводом со вторым 10 выходом устройства и коллектором второго 5 выходного транзистора, первый 11 и второй 12 источники питания, причем первый 11 источник питания связан с эмиттерной цепью питания входного дифференциального каскада 1, предусмотрены новые элементы и связи - в схему введены первое 13 и второе 14 токовые зеркала, коллекторные выходы первого 13 и второго 14 токовых зеркал связаны со вторым 12 источником питания, общий эмиттерный выход первого 13 токового зеркала соединен с эмиттером первого 4 выходного транзистора, общий эмиттерный выход второго 14 токового зеркала соединен с эмиттером второго 5 выходного транзистора, вход первого 13 токового зеркала соединен с первым 15 источником опорного тока и через первый 16 корректирующий конденсатор соединен со вторым выводом первого 7 резистора коллекторной нагрузки, причем второй вывод первого 7 резистора коллекторной нагрузки связан со вторым 12 источником питания через первый 19 дополнительный резистор, вход второго 14 токового зеркала соединен со вторым 17 источником опорного тока и через второй 18 корректирующий конденсатор соединен со вторым выводом второго 9 резистора коллекторной нагрузки, причем второй вывод второго 9 резистора коллекторной нагрузки связан со вторым 12 источником питания через второй 20 дополнительный резистор.

Схема усилителя-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На чертеже фиг.3 показана схема КУ фиг.2 с конкретным выполнением первого 13 и второго 14 токовых зеркал, а также двухполюсников 15 и 17 (в виде резисторов).

На чертеже фиг.4 показана схема КДУ фиг.3 для случая, когда в качестве выходных транзисторов 4 и 5 используется не n-p-n (фиг.3), а р-n-р транзисторы.

На чертеже фиг.5 представлена схема фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертежах фиг.6-фиг.7 приведены амплитудно-частотные характеристики заявляемого КДУ при разных значениях емкости конденсаторов 16 и 18 и сопротивлениях двухполюсников 15 и 17.

Каскодный дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, базы которых соединены с источником напряжения смещения 6, эмиттер первого 4 выходного транзистора соединен с первым 2 токовым выходом входного дифференциального каскада 1, эмиттер второго 5 выходного транзистора соединен со вторым 3 токовым выходом входного дифференциального каскада 1, первый 7 резистор коллекторной нагрузки, связанный первым выводом с первым 8 выходом устройства и коллектором первого 4 выходного транзистора, второй 9 резистор коллекторной нагрузки, связанный первым выводом со вторым 10 выходом устройства и коллектором второго 5 выходного транзистора, первый 11 и второй 12 источники питания, причем первый 11 источник питания связан с эмиттерной цепью питания входного дифференциального каскада 1. В схему введены первое 13 и второе 14 токовые зеркала, коллекторные выходы первого 13 и второго 14 токовых зеркал связаны со вторым 12 источником питания, общий эмиттерный выход первого 13 токового зеркала соединен с эмиттером первого 4 выходного транзистора, общий эмиттерный выход второго 14 токового зеркала соединен с эмиттером второго 5 выходного транзистора, вход первого 13 токового зеркала соединен с первым 15 источником опорного тока и через первый 16 корректирующий конденсатор соединен со вторым выводом первого 7 резистора коллекторной нагрузки, причем второй вывод первого 7 резистора коллекторной нагрузки связан со вторым 12 источником питания через первый 19 дополнительный резистор, вход второго 14 токового зеркала соединен со вторым 17 источником опорного тока и через второй 18 корректирующий конденсатор соединен со вторым выводом второго 9 резистора коллекторной нагрузки, причем второй вывод второго 9 резистора коллекторной нагрузки связан со вторым 12 источником питания через второй 20 дополнительный резистор.

На чертеже фиг.3 токовые зеркала 13 и 14 реализованы на основе р-n переходов 21, 24, площади которых меньше, чем площади эмиттерных переходов транзисторов 4 и 5, а также выходных транзисторов 22, 23. Входной каскад 1 выполнен в виде классической схемы на транзисторах 25, 26 и источнике тока 27.

Рассмотрим работу предлагаемого устройства фиг.2.

Статический режим транзисторов КУ фиг.2 устанавливается двухполюсником 27 и напряжением Е 6 на базах транзисторов 4 и 5. Если пренебречь выходным сопротивлением транзисторов 4 и 5, то коэффициент усиления по напряжению КУ фиг.2 по выходу Вых.1 в диапазоне рабочих частот определяется по формуле:

где R н.экв.4 - эквивалентное сопротивление коллекторной нагрузки транзистора 4 в узле 8 («Вых.1»);

r э25 =r э26 - сопротивления эмиттерных переходов входных транзисторов 25 и 26 входного каскада 1.

Причем R н.экв.4 можно найти из выражения:

где ,

- коэффициент деления тока i R7 между входом токового зеркала 13 и резистором 19;

R вx.13 - входное сопротивление токового зеркала 13;

5 1 - коэффициент усиления по току эмиттера транзистора 5.

Таким образом, коэффициент усиления по напряжению заявляемого ДУ фиг.2:

где K у.прот - коэффициент усиления КУ-прототипа фиг.1(1).

Поэтому выигрыш по K y в схеме фиг.2

Численные значения K y (4) определяются знаменателем данной формулы, который зависит прежде всего от коэффициента усиления по току K i.1 токового зеркала 13 и коэффициента деления тока i R7 между конденсатором 16 и резистором 19 (K dl <1). Например, для получения десятикратного выигрыша по усилению (N y =10) необходимо обеспечить (за счет соответствующего выбора на этапе изготовления микросхем площадей эмиттерных переходов транзисторов 21 и 23 токов зеркал 13 и 14 (фиг.3)) равенство:

Если считать, что R 19 R 7 , 4 =0,99, то из (6) следует, что K i.1 должен быть близок к двум единицам, что обеспечивается топологией транзисторов, образующих токовые зеркала 13 и 14. При стабильных значениях R 19 , K i.1 4 можно реализовать достаточно стабильные значения K y в диапазоне изменения внешних факторов (температура, радиация и т.п.).

В практических схемах выигрыш по K y получается на уровне 20÷40 дБ (фиг.6, фиг.7).

Таким образом, предлагаемое устройство имеет в диапазоне рабочих частот существенные преимущества по коэффициенту усиления в сравнении с прототипом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США 6.825.723 fig.3

2. Патент США 4.151.483 fig.2

3. Патент США 4.151.484

4. Патент США 3.882.410 fig.3

5. Патентная заявка WO 2004/030207

6. Патент США 4.021.749 fig.2

7. Патент США 3.693.108 fig.9

8. Патент США 7.113.043 fig.2

9. Патентная заявка США 2006/0033562

10. Патентная заявка США 2006/0132242

11. Патентная заявка США 2006/0119435

12. Патентная заявка США 2005/0248408

13. Патент США 6.204.728

14. Патент США 6.278.329

15. Патентная заявка США 2005/0225397

16. Патент США 5.451.906

17. Патент США 7.098.743 fig.1

18. Патент Англии GB 1431481 fig.2

19. Патент США 6.515.547 fig.2

Формула изобретения

Каскодный дифференциальный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4) и второй (5) выходные транзисторы, базы которых соединены с источником напряжения смещения (6), эмиттер первого (4) выходного транзистора соединен с первым (2) токовым выходом входного дифференциального каскада (1), эмиттер второго (5) выходного транзистора соединен со вторым (3) токовым выходом входного дифференциального каскада (1), первый (7) резистор коллекторной нагрузки, связанный первым выводом с первым (8) выходом устройства и коллектором первого (4) выходного транзистора, второй (9) резистор коллекторной нагрузки, связанный первым выводом со вторым (10) выходом устройства и коллектором второго (5) выходного транзистора, первый (11) и второй (12) источники питания, причем первый (11) источник питания связан с эмиттерной цепью питания входного дифференциального каскада (1), отличающийся тем, что в схему введены первое (13) и второе (14) токовые зеркала, коллекторные выходы первого (13) и второго (14) токовых зеркал связаны со вторым (12) источником питания, общий эмиттерный выход первого (13) токового зеркала соединен с эмиттером первого (4) выходного транзистора, общий эмиттерный выход второго (14) токового зеркала соединен с эмиттером второго (5) выходного транзистора, вход первого (13) токового зеркала соединен с первым (15) источником опорного тока и через первый (16) корректирующий конденсатор соединен со вторым выводом первого (7) резистора коллекторной нагрузки, причем второй вывод первого (7) резистора коллекторной нагрузки связан со вторым (12) источником питания через первый (19) дополнительный резистор, вход второго (14) токового зеркала соединен со вторым (17) источником опорного тока и через второй (18) корректирующий конденсатор соединен со вторым выводом второго (9) резистора коллекторной нагрузки, причем второй вывод второго (9) резистора коллекторной нагрузки связан со вторым (12) источником питания через второй (20) дополнительный резистор.

РИСУНКИ