Главная страница  |  Описание сайта  |  Контакты
Патент на изобретение №2475813

(19)

RU

(11)

2475813

(13)

C2

(51) МПК G06F7/527 (2006.01)

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ Статус: по данным на 18.02.2013 - нет данных Пошлина:

На основании пункта 1 статьи 1366 части четвертой Гражданского кодекса Российской Федерации патентообладатель обязуется заключить договор об отчуждении патента на условиях, соответствующих установившейся практике, с любым гражданином Российской Федерации или российским юридическим лицом, кто первым изъявил такое желание и уведомил об этом патентообладателя и федеральный орган исполнительной власти по интеллектуальной собственности.

(21), (22) Заявка: 2011112770/08, 01.04.2011

(24) Дата начала отсчета срока действия патента:

01.04.2011

Приоритет(ы):

(22) Дата подачи заявки: 01.04.2011

(43) Дата публикации заявки: 10.10.2012

(45) Опубликовано: 20.02.2013

(56) Список документов, цитированных в отчете о

поиске: RU 2373563 C9, 10.03.2010. RU 2378684 C1, 10.01.2010. JP 7141148 A, 02.06.1995. JP 56094435 A, 30.07.1981.

Адрес для переписки:

54040, Украина, г. Николаев, ул. Крылова, 54, кв.229, Л.П. Петренко

(72) Автор(ы):

Петренко Лев Петрович (UA)

(73) Патентообладатель(и):

Петренко Лев Петрович (UA)

(54) СПОСОБ ЛОГИКО-ДИНАМИЧЕСКОГО ПРОЦЕССА ФОРМИРОВАНИЯ ИНФОРМАЦИОННЫХ АНАЛОГОВЫХ СИГНАЛОВ ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ АРГУМЕНТОВ СОМНОЖИТЕЛЕЙ ±[ni] И ±[mj] - "ДОПОЛНИТЕЛЬНЫЙ КОД" УСЕЧЕННОЙ ПИРАМИДАЛЬНОЙ СТРУКТУРЫ УМНОЖИТЕЛЯ f ( ) ДЛЯ ПОСЛЕДУЮЩЕГО НАКАПЛИВАЮЩЕГО СУММИРОВАНИЯ В СУММАТОРЕ ±f1( ) И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)

(57) Реферат:

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций умножения аргументов сомножителей. Техническим результатом является повышение быстродействия процесса преобразования аргументов при формировании результирующей суммы частичных произведений. В одном из вариантов структура реализована с использованием логических элементов И. 8 н.п. ф-лы.

Текст описания приведен в факсимильном виде

Формула изобретения

1. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ± [ n i ] и ± [ m j ], при этом посредством функциональной структуры сдвига f 2 (j 1)[ m j ] дискретный сдвиг f 2 (j 1) структуры аргументов ± [ m j ] выполняют в позиционное положение старшего разряда, а посредством функциональной структуры убывающего сдвига f 1 (i 1)[ n i ] дискретный сдвиг f 1 (i 1) структуры аргументов ± [ n i ] выполняют в позиционное положение первого младшего «i min » разряда, а его текущим аргументом аналогового сигнала множителя n i(min) t w после выполненных сдвигов f 2 (j 1) t w и f 1 (i 1) t w структур аргументов сомножителей ± [ n i ] и ± [ m j ] посредством функциональной логической структуры f 2 (& j-1 )-И реализуют логическое умножение n i(min) t w (& j-1 ) ± [ m j-1 ] 2 [ S j-1 ] t w текущего аргумента аналогового сигнала множителя n i(min) t w на структуру аргументов аналоговых сигналов множимого ± [ m j-1 ] и формируют аргументы аналоговых сигналов второй половины частичного произведения 2 [ S j-1 ] t w , которые через функциональную структуру сумматора f 1 ( ± ) и функциональную структуру памяти f 1 (RS ) подают на вторые функциональные связи (=[S ] 2 ) того же сумматора f 1 ( ± ) в виде структуры аргументов [ S ] t w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [ S ] t w и [ S ] t w+1 , которые подают на вторые и первые функциональные входные связи (=[S ] 2 ) и (=[S ] 1 ) функциональной структуры сумматора f 1 ( ± ), и формируют как структуру позиционных аргументов результирующей суммы [ S ] результата умножения, так и структуру промежуточной суммы аргументов [ S ] t w , отличающийся тем, что в функциональной структуре сдвига f 2 (j 1)[ m j ] дискретный сдвиг структуры аргументов ± [ m j ] выполняют с убыванием ее старшего «j max » разряда, формируют в «j max » разряде текущий аргумент аналоговый сигнал аргумента множителя m j(max) t w и посредством функциональной логической структуры f 1 (& i-1 )-И реализуют логическое умножение m j(max) t w (& i-1 ) ± [ n i-1 ] 1 [ S i-1 ] t w текущего аргумента аналогового сигнала множителя m j(max) t w на структуру аргументов аналоговых сигналов множимого ± [ n i-1 ] и формируют структуру аргументов аналоговых сигналов первой половины частичного произведения 1 [ S i-1 ] t w , а посредством функциональной логической структуры f 1 (& 1 )-И реализуют логическое умножение m j(max) t w (& i ) n i(min) t w ( S (i+j)/2 ) t w+1 текущего аргумента аналогового сигнала множителя m j(max) t w на текущий аргумент аналогового сигнала множителя n i(min) t w и формируют аргумент аналогового сигнала ( S (i+j)/2 ) t w среднего частичного произведения, который включают в структуру аргументов 1± [ S i-1 ] t w и 2± [ S j-1 ] t w в соответствии с аналитическим выражением вида

и формируют структуру аргументов аналоговых сигналов предыдущего частичного произведения [ S ] t w , при этом формирование последующих аргументов частичных произведений [ S ] t w+1 выполняют также в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный активный и неактивный формализованный позиционный аргумент аналогового сигнала, соответствующий логическому аргументу «1» и логическому аргументу «0», формируют последующую структуру аргументов частичных произведений [ S ] t w+1 .

2. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ± [ n i ] и ± [ m j ], при этом посредством функциональной структуры сдвига f 2 (j 1)[ m j ] дискретный сдвиг f 2 (j 1) структуры аргументов ± [ m j ] выполняют в позиционное положение старшего ( ± j max ) разряда, а посредством функциональной структуры убывающего сдвига f 1 (i 1)[ n i ] дискретный сдвиг f 1 (i 1) структуры аргументов ± [ n i ] выполняют в позиционное положение первого младшего «i min » разряда, а его текущим аргументом аналогового сигнала множителя n i(min) t w после выполненных сдвигов f 2 (j 1) t w и f 1 (i 1) t w структур аргументов сомножителей ± [ n i ] и ± [ m j ] функциональной логической структуры f 2 (& j-1 )-И реализуют логическое умножение n i(min) t w (& j-1 ) ± [ m j-1 ] 2 [ S j-1 ] t w текущего аргумента аналогового сигнала множителя n i(min) t w на структуру аргументов аналоговых сигналов множимого ± [ m j-1 ] и формируют аргументы аналоговых сигналов второй половины частичного произведения 2 [ S j-1 ] t w , которые через функциональную структуру сумматора f 1 ( ± ) и функциональную структуру памяти f 1 (RS ) подают на вторые функциональные связи (=[S ] 2 ) того же сумматора f 1 ( ± ) в виде структуры аргументов [ S ] t w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [ S ] t w и [ S ] t w+1 , которые подают на вторые и первые функциональные входные связи (=[S ] 2 ) и (=[S ] 1 ) функциональной структуры сумматора f 1 ( ± ) и формируют как структуру аргументов результирующей суммы ± [ S ] результата умножения, так и структуру промежуточной суммы аргументов ± [ S ] t w , отличающийся тем, что в функциональной структуре сдвига f 2 (j 1)[ m j ] дискретный сдвиг структуры аргументов ± [ m j ] выполняют с убыванием ее старшего «j max » разряда и формируют в «j max » разряде текущий аргумент аналоговый сигнал аргумента множителя m j(max) t w и посредством логических функций f 2 (& i-1 )-И реализуют логическое умножение m j(max) t w (& i-1 ) ± [ n i-1 ] 1 [ S i-1 ] t w текущего аргумента аналогового сигнала множителя m j(max) t w на структуру аргументов аналоговых сигналов множимого ± [ n i-1 ] и формируют структуру аргументов аналоговых сигналов первой половины частичного произведения 1 [ S i-1 ] t w , а посредством функциональной логической структуры f 1 (& 1 )-И реализуют логическое умножение m j(max) t w (& i ) n i(min) t w ( S (i+j)/2 ) t w+1 текущего аргумента аналогового сигнала множителя m j(max) t w на текущий аргумент аналогового сигнала множителя n i(min) t w и формируют аргумент аналогового сигнала ( S (i+j)/2 ) t w среднего частичного произведения, который включают в последовательную структуру аргументов 1 [ S i-1 ] t w и 2 [ S j-1 ] t w в соответствии с аналитическим выражением вида

аргументов аналоговых сигналов частичного произведения [ S ] t w и посредством функциональной структуры избирательного логического дифференцирования f 1 (d/dn*) позиционную структуру предыдущего частичного произведения [ S ] t w преобразуют в позиционно-знаковую структуру аргументов ± [ S ] t w , при этом формирование последующих аргументов частичных произведений [ S ] t w+1 выполняют также в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный и условно отрицательный формализованный позиционно-знаковый аргумент аналогового сигнала, соответствующий положительному аргументу «+1» и условно отрицательному аргументу «-1» соответственно, при этом накапливающее суммирование скорректированных предыдущих и последующих аргументов частичных произведений ± [ S ] t w и ± [ S ] t w+1 выполняют посредством функциональной позиционно-знаковой структуры, эквивалентной математической модели вида

где ± [ S ] t w и ± [ S ] t w - аргументы обратной связи;

в которой первые и вторые функциональные входные связи (=[S ] 1± ) и (=[S ] ±2 ) выполняют в виде положительного канала суммирования и условно отрицательного канала суммирования.

3. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ± [ n i ] и ± [ m j ], при этом посредством функциональной структуры сдвига f 2 ( ± j 1)[ m j ] дискретный сдвиг f 2 ( ± j 1) структуры аргументов ± [ m j ] выполняют в позиционное положение старшего «j max » разряда, а посредством функциональной структуры убывающего сдвига f 1 ( ± i 1)[ n i ] дискретный сдвиг f 1 ( ± i 1) структуры аргументов ± [ n i ] выполняют в позиционное положение младшего «i min » разряда и текущими аргументами аналогового сигнала множителя ± n i(min) t w после выполненных сдвигов f 2 ( ± j 1) t w и f 1 ( ± i 1) t w структур аргументов сомножителей ± [ n i ] и ± [ m j ] посредством функциональной логической структуры f 2 ( ± & j-1 )-И реализуют логическое умножение ± n i(min) t w (& j-1 ) ± [ m j-1 ] 2± [ S j-1 ] t w текущего аргумента аналогового сигнала множителя ± n i(min) t w на структуру аргументов аналоговых сигналов множимого ± [ m j-1 ] и формируют аргументы аналоговых сигналов второй половины частичного произведения 2± [ S j-1 ] t w , а посредством функциональной структуры памяти f 1 ( ± RS ) и функциональной структуры сумматора f 1 ( ± ) выполняют накапливающее логическое суммирование промежуточной структуры аргументов суммы ± [ S ] t w с последующей структурой аргументов аналоговых сигналов частичного произведения ± [ S ] t w+1 , отличающийся тем, что в функциональной структуре сдвига f 2 ( ± j 1)[ ± m j ] дискретный сдвиг структуры аргументов ± [ m j ] выполняют с убыванием ее старшего «j max » разряда и формируют текущий аргумент аналогового сигнала множителя ± m j(max) t w и посредством функциональной логической структуры f 1 (& i-1 )-И реализуют логическое умножение ± m j(max) t w ( ± & i ) ± [ n i-1 ] 1± [ S i-1 ] t w текущего аргумента аналогового сигнала множителя ± m j(max) t w на структуру аргументов аналоговых сигналов множимого ± [ n i-1 ] и формируют структуру аргументов аналоговых сигналов первой половины частичного произведения 1± [ S i-1 ] t w , а посредством функциональной логической структуры f 1 ( ± & 1 )-И реализуют логическое умножение ± m j(max) t w (& 1 ) ± n i(min) t w ± ( S (i+j)/2 ) t w текущего аргумента аналогового сигнала множителя ± m j(max) t w на текущий аргумент аналогового сигнала множителя ± n i(min) t w и формируют аргумент аналогового сигнала среднего частичного произведения ± ( S (i+j)/2 ) t w , который включают в позиционно-знаковую структуру аргументов аналоговых сигналов 1± [ S i-1 ] t w и 2± [ S j-1 ] t w в соответствии с аналитическим выражением вида

предыдущего позиционно-знакового частичного произведения ± [ S ] t w и аналогичным образом формируют позиционно-знаковую структуру последующих аргументов частичного произведения ± [ S ] t w+1 в соответствии с аналитическим выражением вида

при этом логико-динамический процесс формирования информационных аналоговых сигналов частичных произведений позиционно-знаковых аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) выполняют в соответствии с векторной структурой графоаналитического выражения вида

при этом накапливающее суммирование позиционно-знаковых аргументов частичных произведений ± [ S ] t w и ± [ S ] t w+1 выполняют посредством функциональной структуры, эквивалентной математической модели вида

где ± [ S ] t w и ± [ S ] t w - аргументы обратной связи; ( ± [ S ] RS ) t w - аргументы промежуточной суммы частичных произведений функциональной структуры памяти f 1 ( ± RS ), которую реализуют в виде положительного и условно отрицательного канала.

4. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ± [ n i ] и ± [ m j ], при этом посредством функциональной структуры сдвига f(j 1)[ m j ], эквивалентной математической модели вида

предварительно посредством переднего фронта входного аргумента w ( t 0 ), подаваемого на функциональную входную связь (=C 0 ), выполняют сброс структуры аргументов сомножителя ± [ m j ] предыдущей процедуры умножения, и по переднему фронту входного аргумента w ( t w ), который подают на функциональную входную связь (=C), выполняют ввод очередной структуры аргументов сомножителя ± [ m j ], подаваемую на функциональные связи (=D j ), и выполняют дискретный сдвиг f 2 (j 1) этой структуры в позиционное положение старшего разряда «j max » для формирования текущего аргумента m j(max) и структуры аргументов множимого [ m j-1 ]f 2 (j 1), а посредством функциональной структуры убывающего сдвига f 1 (i 1)[ n i ], эквивалентной математической модели вида

выполняют аналогичные действия, но сдвиг f 1 (i 1) структуры аргументов сомножителя ± [ n i ] выполняют в позиционное положение первого младшего разряда (i min ), а его текущим аргументом аналогового сигнала n i(min) t w после выполненных сдвигов f 2 (j 1) t w и f 1 (i 1) t w структур аргументов сомножителей ± [ n i ] и ± [ m j ] посредством функциональной структуры f 2 (& j-1 )-И, эквивалентной математической модели вида

реализуют логическое умножение n i(min) t w (& j-1 ) ± [ m j-1 ] 2 [ S j-1 ] t w текущего аргумента аналогового сигнала множителя n i(min) t w на структуру аргументов аналоговых сигналов множимого ± [ m j-1 ] и формируют аргументы аналоговых сигналов частичного произведения 2 [ S j-1 ] t w , которые подают через функциональную структуру сумматора f 1 ( ± ) и функциональную структуру памяти f 1 (RS ), эквивалентной математической модели вида

на вторые функциональные связи (=[S ] 2 ) того же сумматора f 1 ( ± ) в виде структуры аргументов [ S ] t w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [ S ] t w и [ S ] t w+1 , которые подают на первых и вторых функциональных входных связях (=[S ] 2 ) и (=[S ] 1 ) сумматора f 1 ( ± ) и формируют как структуру позиционных аргументов результирующей суммы [ S ] результата умножения структур аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код», так и структуру промежуточной суммы аргументов [ S ] t w , отличающийся тем, что в функциональной структуре сдвига f 2 (j 1)[ m j ] дискретный сдвиг структуры аргументов множимого ± [ m j ] выполняют с убыванием старших разрядов, а его текущими аргументом аналогового сигнала m j(max) t w и посредством функциональной логической структуры f 1 (& i-1 )-И, эквивалентной математической модели вида

реализуют логическое умножение m j(max) t w (& i-1 ) ± [ n i-1 ] 1 [ S i-1 ] t w текущего аргумента аналогового сигнала m j(max) t w на структуру аргументов аналоговых сигналов множимого ± [ n i-1 ] и формируют структуру аргументов аналоговых сигналов частичного произведения 1 [ S i-1 ] t w , а посредством функциональной логической структуры f 1 (& 1 )-И, эквивалентной математической модели вида

реализуют логическое умножение m j(max) t w (& i ) n i(min) t w ( S (i+j)/2 ) t w текущего аргумента аналогового сигнала множителя m j(max) t w на текущий аргумент аналогового сигнала множителя n i(min) t w и формируют аргумент аналогового сигнала частичного произведения ( S (i+j)/2 ) t w , который включают в позиционную структуру аргументов 1 [ S i-1 ] t w и 2 [ S j-1 ] t w в соответствии с аналитическим выражением вида

аргументов аналоговых сигналов частичного произведения [ S ] t w , при этом формирование последующих аргументов частичных произведений [ S ] t w+1 выполняют также в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный активный и неактивный формализованный позиционный аргумент аналогового сигнала, соответствующий логическому аргументу «1» и логическому аргументу «0», формируют последующие аргументы частичных произведений [ S ] t w+1 , которые в функциональной структуре пирамидального умножителя f ( ), эквивалентной математической модели вида

выполняют накапливающее суммирование.

5. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ± [ n i ] и ± [ m j ], при этом посредством функциональной структуры сдвига f 2 (j 1)[ m j ] эквивалентной математической модели вида

предварительно посредством переднего фронта входного аргумента w ( t 0 ), подаваемого на функциональную входную связь (=C 0 ), выполняют сброс структуры аргументов сомножителя ± [ m j ] предыдущей процедуры умножения и по переднему фронту входного аргумента w ( t w ), который подают на функциональную входную связь (=C), выполняют ввод очередной структуры аргументов сомножителя ± [ m j ], которую подают на функциональные связи (=D j ) и выполняют дискретный сдвиг f 2 (j 1) этой структуры в позиционное положение старшего разряда «j max » для формирования текущего аргумента m j(max) и структуры аргументов сомножителя [ m j-1 ]f 2 (j 1), а посредством функциональной структуры убывающего сдвига f 1 (i 1)[ n i ] эквивалентной математической модели вида

выполняют аналогичные действия, но сдвиг f 1 (i 1) структуры аргументов сомножителя ± [ n i ] выполняют в позиционное положение первого младшего разряда (i min ), а его текущим аргументом аналогового сигнала n i(min) t w после выполненных сдвигов f 2 (j 1) t w и f 1 (i 1) t w структур аргументов сомножителей ± [ n i ] и ± [ m j ] реализуют посредством функциональной логической структуры f 2 (& j-1 )-И, эквивалентной математической модели вида

логическое умножение n i(min) t w (& j-1 ) ± [ m j-1 ] 2 [ S j-1 ] t w текущего аргумента аналогового сигнала множителя n i(min) t w на структуру аргументов аналоговых сигналов множимого ± [ m j-1 ] и формируют аргументы аналоговых сигналов второй половины частичного произведения 2 [ S j-1 ] t w , которые через функциональную структуру сумматора f 1 ( ± ) и функциональную структуру памяти f 1 (RS ), эквивалентной математической модели вида

подают на вторые функциональные связи (=[S ] 2 ) того же сумматора f 1 ( ± ) в виде структуры аргументов [ S ] t w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [ S ] t w и [ S ] t w+1 , которые подают на первых и вторых функциональных входных связях (=[S ] 2 ) и (=[S ] 1 ) сумматора f 1 ( ± ) и формируют как структуру позиционных аргументов результирующей суммы [ S ] результата умножения структур аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код», так и структуру промежуточной суммы аргументов [ S ] t w , отличающийся тем, что в функциональной структуре сдвига f 2 (j 1)[ m j ] дискретный сдвиг структуры аргументов ± [ m j ] выполняют с убыванием ее старшего ( ± j max ) разряда, а его текущими аргументом аналогового сигнала формируют как аргумент множителя m j(max) t w и посредством функциональной логической структуры f 1 (& i-1 )-И, эквивалентной математической модели вида

реализуют логическое умножение m j(max) t w (& i-1 ) ± [ n i-1 ] 1 [ S i-1 ] t w текущего аргумента аналогового сигнала m j(max) t w на структуру аргументов аналоговых сигналов множимого ± [ n i-1 ] и формируют аргументы аналоговых сигналов частичного произведения 1 [ S i-1 ] t w , а посредством функциональной логической структуры f 1 (&)-И, эквивалентной математической модели вида

реализуют логическое умножение m j(max) t w (& 1 ) n i(min) t w ( S (i+j)/2 ) t w+1 текущего аргумента аналогового сигнала m j(max) t w на текущий аргумент аналогового сигнала n i(min) t w и формируют аргумент частичного произведения ( S (i+j)/2 ) t w , который включают в последовательную позиционную структуру аргументов 1 [ S i-1 ] t w и 2 [ S j-1 ] t w в соответствии с аналитическим выражением вида

аргументов аналоговых сигналов частичного произведения [ S ] t w и посредством функциональной структуры избирательного логического дифференцирования f 1 (d/dn*) позиционную структуру как предыдущего частичного произведения [ S ] t w преобразуют в позиционно-знаковую структуру ± [ S ] t w , так и последующие аргументы частичного произведения [ S ] t w+1 также преобразуют в позиционно-знаковую структуру частичного произведения ± [ S ] t w+1 в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный и условно отрицательный формализованный позиционно-знаковый аргумент аналогового сигнала, соответствующий положительному аргументу «+1» и условно отрицательному аргументу «-1» соответственно,

при этом накапливающее суммирование скорректированных предыдущих и последующих аргументов частичных произведений ± [ S ] t w и ± [ S ] t w+1 выполняют посредством функциональной позиционно-знаковой структуры эквивалентной математической модели вида

где ± [ S ] t w и ± [ S ] t w - аргументы обратной связи;

в которой первые и вторые функциональные входные связи (=[S ] 1± ) и (=[S ] 2± ) выполняют в виде положительного канала суммирования и условно отрицательного канала суммирования в функциональной структуре пирамидального умножителя f ( ), эквивалентной математической модели вида

где ± [ S ] RS и ± [ S ] RS - аргументы обратной связи накапливающего сумматора (f 1 ( ± ) = f 1 [ ± RS ]).

6. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ± [ n i ] и ± [ m j ], при этом посредством функциональной структуры сдвига f 2 ( ± j 1)[ m j ] дискретный сдвиг f 2 ( ± j 1) структуры аргументов ± [ m j ] выполняют в позиционное положение старшего « ± j max » разряда, а посредством функциональной структуры убывающего сдвига f 1 ( ± i 1)[ n i ] дискретный сдвиг f 1 ( ± i 1) структуры аргументов ± [ n i ] выполняют в позиционное положение первого младшего «i min » разряда, а его текущими аргументами аналогового сигнала ± n i(min) t w после выполненных сдвигов f 2 ( ± j 1) t w и f 2 ( ± i 1) t w структур аргументов сомножителей ± [ n i ] и ± [ m j ] реализуют посредством логических функций f 2 ( ± & j-1 )-И логическое умножение ± n i(min) t w (& j-1 ) ± [ m j-1 ] 2± [ S j-1 ] t w текущего аргумента аналогового сигнала ± n i(min) t w на структуру аргументов аналоговых сигналов множимого ± [ m j-1 ] и формируют аргументы аналоговых сигналов частичного произведения ±2 [ S j-1 ] t w , посредством функциональной структуры памяти f 1 ( ± RS ) и функциональной структуры сумматора f 1 ( ± ) выполняют накапливающее логическое суммирования результирующей его структуры аргументов ± [ S ] t w с последующей структурой аргументов ± [ S ] t w+1 аналоговых сигналов частичного произведения, отличающийся тем, что в качестве аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» используют их позиционно-знаковую структуру аргументов, которая включает как логическую последовательность аналоговых сигналов положительного информационного содержания + [ n i ] и + [ m j ], так и последовательность аналоговых сигналов условно отрицательного информационного содержания - [ n i ] и - [ m j ], и в функциональной структуре сдвига f 1 ( ± i 1)[ n i ], эквивалентной математической модели вида

сдвиг их выполняют одновременно с формированием позиционно-знакового аргумента множителя ± n i(min) в « ± i min » разряде и аргументов множимого ± [ n i-1 ]f( ± i 1) и посредством функциональной структуры сдвига f 2 ( ± j 1)[ ± m j ], эквивалентной математической модели вида

также выполняют дискретный сдвиг f( ± j 1) всей позиционно-знаковой структуры аргументов сомножителя ± [ m j ], но с убыванием ее аргумента старшего « ± j max » разряда с формированием в нем текущего позиционно-знакового аргумента множителя ± m j(max) и посредством положительной и условно отрицательной функциональной структуры f 1 ( ± & i-1 )-И, эквивалентной математической модели вида

реализуют логическое умножение ± m j(max) t w ( ± & i ) ± [ n i-1 ] 1± [ S i-1 ] t w позиционно-знакового аргумента аналогового сигнала множителя ± m j(max) t w на структуру позиционно-знаковых аргументов аналоговых сигналов множимого ± [ n i-1 ] и формируют позиционно-знаковую структуру аргументов аналоговых сигналов первой половины частичного произведения ±1 [ S i-1 ] t w , а посредством положительной и условно отрицательной функциональной структуры f 2 ( ± & j-1 )-И, эквивалентной математической модели вида

реализуют логическое умножение ± n i(min) t w (& j-1 ) ± [ m j-1 ] 2± [ S j-1 ] t w позиционно-знакового аргумента аналогового сигнала множителя ± n i(min) на структуру позиционно-знаковых аргументов аналоговых сигналов множимого ± [ m j-1 ] и формируют позиционно-знаковую структуру аргументов аналоговых сигналов второй половины частичного произведения 2± [ S j-1 ], при этом посредством положительной и условно отрицательной функциональной структуры f 1 ( ± & 1 )-И, эквивалентной математической модели вида

реализуют логическое умножение ± m j(max) t w ( ± & 1 ) ± n i(min) t w ± ( S (i+j)/2 ) t w текущего аргумента аналогового сигнала множителя ± m j(max) t w на текущий аргумент аналогового сигнала множителя ± n i(min) t w и формируют позиционно-знаковый аргумент аналогового сигнала среднего частичного произведения ± ( S (i+j)/2 ) t w , который включают в общую позиционно-знаковую структуру аргументов аналоговых сигналов 1± [ S i-1 ] t w и 2± [ S j-1 ] t w в соответствии с аналитическим выражением вида

формируют предыдущее частичное позиционно-знаковое произведения ± [ S ] t w и аналогичным образом формируют позиционно-знаковую структуру аргументов последующего частичного произведения ± [ S ] t w+1 в соответствии с аналитическим выражением вида

при этом логико-динамический процесс формирования информационных аналоговых сигналов частичных произведений позиционно-знаковых аргументов сомножителей ± [ n i ] и ± [ m j ] усеченной пирамидальной структуры умножителя f ( ) выполняют в соответствии с векторной структурой графоаналитического выражения вида

а накапливающее суммирование позиционно-знаковых предыдущих и последующих аргументов частичных произведений ± [ S ] t w и ± [ S ] t w+1 выполняют посредством функциональной позиционно-знаковой структуры, которая эквивалентна математической модели вида

где ± [ S ] t w и ± [ S ] t w - аргументы обратной связи;

в которой первые и вторые функциональные входные связи (=[S ] 1± ) и (=[S ] 2± ) выполняют в виде положительного канала суммирования и условно отрицательного канала суммирования в функциональной структуре пирамидального умножителя f ( ), эквивалентной математической модели вида

где ± [ S ] RS и ± [ S ] RS - аргументы обратной связи накапливающего сумматора (f 1 ( ± ) = f 1 [ ± RS ]); ± [ S ] & - позиционно-знаковая структура аргументов частичных произведений.

7. Функциональная структура логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), включающая функциональную структуру f 2 (j 1)[ m j ] дискретного сдвига f 2 (j 1) структуры аргументов ± [ m j ] в позиционное положение старшего ( ± j max ) разряда и функциональную структуру убывающего сдвига f 1 (i 1)[ n i ] дискретный сдвиг f 1 (i 1) структуры аргументов ± [ n i ] в которых функциональные входные связи (=D i ), (=D j ), (=C 0 ) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f ( ) для приема аргументов сомножителей ± [ n i ] или ± [ m j ] и управляющего по переднему фронту аналогового сигнала аргумента сброса w ( t o ) и аргумента сдвига w ( t w ), а функциональные выходные связи являются функциональными входными связями функциональной логической структуры f 2 (& j-1 )-И, в которой функциональные выходные связи являются функциональными первыми входными связями (=[S ] 1± ) функциональной структуры сумматора f 1 ( ± ), а его вторые функциональные связи (=[S ] 2± ) являются функциональными выходными связями функциональной структуры памяти f 1 (RS ), в которой функциональные входные связи (=R 0 ) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f ( ) для приема аргументов управляющих аналоговых сигналов сброса w ( t 0 ) и аргумента сдвига w ( t w ) соответственно, а входные функциональные информационные связи (= ± D ) являются функциональными выходными связями функциональной структуры сумматора f 1 ( ± ) и выходными функциональными связями функциональной усеченной пирамидальной структуры умножителя f ( ) результирующей суммы ± [ S ] аргументов частичных произведений, отличающаяся тем, что в структуру дополнительно введены функциональная логическая структура f 1 ( ± & i-1 )-И, функциональная логическая структура f 1 ( ± & 1 )-И и функциональная структура избирательного логического дифференцирования f 1 (d/dn*), и все функциональные структуры выполнены в виде положительного и условно отрицательного канала, при этом функциональные связи в функциональной структуре выполнены в соответствии с математической моделью вида

8. Функциональная структура логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ± [ n i ] и ± [ m j ] - «Дополнительный код» усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре f 1 ( ± ), включающая функциональную структуру f 2 ( ± j 1)[ m j ] дискретный сдвиг f 2 ( ± j 1) структуры аргументов ± [ m j ] в позиционное положение старшего ( ± j max ) разряда и функциональную структуру убывающего сдвига f 1 ( ± i 1)[ n i ] дискретный сдвиг f 1 ( ± i 1) структуры аргументов ± [ n i ], в которых функциональные входные связи (=D i ), (=D j ), (=C 0 ) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f ( ) для приема аргументов сомножителей ± [ n i ] или ± [ m j ] и управляющих по переднему фронту аналоговых сигналов сброса w ( t w ) и сдвига w ( t w ), а функциональные выходные связи являются функциональными входными связями функциональной логической структуры f 2 ( ± & j-1 )-И, в которой функциональные выходные связи являются функциональными первыми входными связями (=[S ] 1± ) функциональной структуры сумматора f 1 ( ± ), а его вторые функциональные связи (=[S ] 2± ) являются функциональными выходными связями функциональной структуры памяти f 1 ( ± RS ), в котором функциональные входные связи (=R 0 ) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f ( ) для приема аргументов аналоговых сигналов сброса w ( t 0 ) и аргумента сдвига w ( t w ) соответственно, а входные функциональные информационные связи (= ± D ) являются функциональными выходными связями функциональной структуры сумматора f 1 ( ± ) и выходными функциональными связями функциональной усеченной пирамидальной структуры умножителя f ( ) результирующей суммы ± [ S ] аргументов частичных произведений, отличающаяся тем, что в структуру дополнительно введены функциональная логическая структура f 1 ( ± & i-1 )-И и функциональная логическая структура f 1 ( ± & 1 )-И и все функциональные структуры выполнены в виде положительного и условно отрицательного канала, при этом функциональные связи в функциональной структуре умножителя f ( ) выполнены в соответствии с математической моделью вида

РИСУНКИ