Главная страница  |  Описание сайта  |  Контакты
ПРОГРАММАТОР
ПРОГРАММАТОР

ПРОГРАММАТОР

Патент Российской Федерации
Суть изобретения: Изобретение относится к вычислительной технике и может быть использовано для контроля и записи информации в программируемые логические матрицы, включая постоянные и репрограммируемые запоминающие устройства. Сущность изобретения: улучшение метрологических характеристик и расширение функциональных возможностей. Программатор содержит блок памяти 1, генератор 2 сигналов записи, блок 3 контроля, формирователь 4 кода адреса, блок 5 управления, блок 6 микропрограммного управления. Блок памяти включает блоки оперативной (ОЗУ) и постоянной памяти (ВПЗУ). При программировании осуществляется контроль записи по каждому шагу и в зависимости от результатов контроля - формирование команд: переход на следующий адрес, остановку, индикацию "БРАК", выбор выхода программируемой матрицы при копировании, блокировки прожига при совпадении массивов информации. 3 з.п. ф-лы, 3 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2078381
Класс(ы) патента: G11C7/00
Номер заявки: 4927513/09
Дата подачи заявки: 16.04.1991
Дата публикации: 27.04.1997
Заявитель(и): Тамбовский государственный технический университет
Автор(ы): Бояринов А.Е.; Глинкин Е.И.; Петров С.В.; Власов М.Е.
Патентообладатель(и): Тамбовский государственный технический университет
Описание изобретения: Изобретение относится к вычислительной технике и может быть использовано для контроля и записи информации в программируемые логические матрицы, включая постоянные и репрограммируемые запоминающие устройства.
Целью изобретения является улучшение метрологических характеристик и расширение функциональных возможностей.
На фиг. 1 и 2 представлена структурная схема программатора, на фиг. 3 - алгоритм его работы.
Программатор содержит блок памяти 1, генератор сигналов записи 2, блок контроля 3, формирователь кода адреса 4, блок управления 5, блок микропрограммного управления 6, вход 7 "Пуск", входы адреса 8, управления 9 и данных 10. Блок памяти 1 включает блоки оперативной 11 и постоянной 12 памяти, реализованные на ОЗУ и ПЗУ. Для подключения программируемых микросхем ППЗУ служит разъем, выведенный на лицевую панель программатора. Блок управления 5 выполнен на генераторе 13 импульсов, управляемом триггером 14. Индикаторы режимов работы, адреса и данных на фиг. 1 и 2 не приведены.
В исходном состоянии оператор по входам 9 определяет режим работы программатора (например, автоматический, диалоговый, пошаговый и т.д.), устанавливает начальный и конечный адреса программирования последовательной выборкой по входам 9 или параллельной по входам 8, а также загружает данные в оперативную память блока 1 через входы 10. При копировании информации с оригинала по выходам 8, 9 выбирается кристалл постоянного запоминающего устройства из блока 1 памяти.
Тактирование программатора осуществляется блоком 5 управления при появлении сигнала "Пуск" на входе 7. Блок микропрограммного управления 6 организует синхронизацию блоков 2-4 управляет работой программатора совместно с устройством контроля 3.
Программирование осуществляется посредством последовательной подачи импульсов развертки на адресные входы ППЗУ и импульсов записи для модификации (например, электрический прожиг, тепловой пробой и т.п.) заданных ячеек (массива данных) ППЗУ (копий) по эталону (оригиналу) ОЗУ 111 или ПЗУ 12. В соответствии с алгоритмом адреса программирования формируются блоками 4 и 6. На каждом шаге на входе блока 1 памяти устанавливается текущий адрес, который сравнивается в блоке 4 формирования с заданным адресом (Ai > Am). Если текущий адрес Ai достиг значения Am, то программирование заканчивается, так как на триггер 14 поступает импульс запрета с выхода блока 4. При этом триггер 14 переключается в исходное состояние и блокирует генератор 13 импульсов блока 5 управления. Если адрес Ai установленного адреса Am, то в соответствии с текущим адресом Ai, т.е. на 1-м шаге (где i1, 2, 3,), посредством произвольной выборки осуществляется установка данных на информационных выходах блока 1 памяти. Из массива оригинала формируется значение Noi, а на выходе ППЗУ появляется код Ni. ИнформацияNoi, Ni} поступает с блока 1 памяти на первые и вторые входы блока 3 контроля, где сопоставляется между собой. В зависимости от сопоставления информации в блоке 3 контроля выбирается одна из трех подпрограмм. При выявлении равенства исходных данных Ni Noi генератор 13 импульсов не блокируется по выходу с блока 3 контроля и осуществляется изменение текущего Ai-го адреса на следующий Ai + 1. Процедура на (i + 1) м шаге повторяется по указанному алгоритму. Если при контроле данных на i-м шаге обнаруживают дополнительную информацию в ППЗУ-копии по отношению с массивом - оригинала блока 1-й памяти, т.е. Ni>Noi, индицируют "БРАК" по первому выходу блока 3 контроля, а генератор 13 блока 5 блокируется. Программатор устанавливается в режим ожидания и продолжает функционировать по командам оператора.
Когда на 1-м шаге выявляют дополнительную информацию в массиве оригинала, т.е. Ni<Noi, то происходит копирование данных Noi из оригинала в массив ППЗУ по адресу Ai. Модификация данных ППЗУ производится импульсами с выхода генератора 2 сигналов записи, считывающего коды Noi из массива оригинала блока 1-й памяти по импульсам сканирования блока 6 микропрограммного управления. После копирования данных в ППЗУ на i-м шаге устанавливаются данные Noi, Ni} и вновь осуществляется контроль по выше- описанному алгоритму. При обнаружении отсутствия записи всего кода или j-го разряда, т.е. Ni<Noi, происходит повторное копирование данных, инициируемое по второму выходу блока 3 управления. При этом на старшем разряде блока 115 блока 6 формируется дополнительный адрес и запускается подпрограмма повторного сканирования генератора 2 сигналов записи.
После копирования информации программатор функционирует по предложенному алгоритму (фиг. 3) на следующем (i + 1) -м шаге. Процедура повторяется на каждом шаге и заканчивается при достижении заданного адреса при выполнении условия Ai > Am.
Гибкость способа программирования обусловлена выполнением основных блоков программатора с мигропрограммным управлением на базе программируемых логических матриц, управляемых микрокомандами.
На фиг. 2 приведена детализированная структурная схема программатора, конкретизирующая схему фиг. 1.
Блок 6 микропрограммного управления включает кольцевое соединение блока 15 и регистра 16 микрокоманд, функционирующих в двоичном коде. С выхода регистра 16 код преобразуется дешифратором 17 в позиционный для сканирования генератора 2 сигналов записи при копировании информации с оригинала блока 1-й памяти. Тактирование блока 6 осуществляется импульсами с выхода генератора 13 блока 5 управления, воздействующими на вход предварительной записи регистра 16. Блок 15 и регистр 16 позволяют работать по подпрограммам за счет произвольной выборки микрокоманд из блока 115 и формирования с необходимой задержкой следующего адреса подпрограммы посредством регистра 16.
Блок 3 контроля содержит блок 18 микрокоманд, последовательно включенный с блоком 19 режимов. Блок 18 аппаратно идентичен блоку 15, но содержит иное программное обеспечение, позволяющему сопоставлять значенияNoi, Ni} по заданному алгоритму контроля (Ni><Noi). Блок 19 режимов представляет собой коммутатор, позволяющий по входу управления выбирать диалоговый или автоматический режим функционирования программатора.
Генератор 2 записи сигналов реализован на управляемом стабилизированном блоке 20 питания, содержащем выходы рабочего и модифицированного напряжений. Напряжения коммутируются мультиплексором 21 в формирователе 22 импульсов записи. Формирователь 22 представляет собой блок ключей, выполненных на транзисторах или тиристорах. Мультиплексор 21 позволяет в зависимости от управляющих сигналов с регистра 116 и сканирующих импульсов с дешифратора 17 блока 6 пропускать информацию с оригинала блока 1 памяти в прямом коде либо в инверсном. Инвертирование кодов необходимо для программирования ППЗУ, имеющих начальное состояние как логической единицы, так и нуля. На выходе формирователя 22 генератора 2 импульсы модификации повляются по команде "Повтор", поступающей с блока 19 устройства 3 на управляющий вход блока 15 для копирования данных, когда Ni<Noi. Сканирующие импульсы, формируемые при этом на выходе дешифратора 17 блока 6, последовательно во времени поразрядно опрашивают код оригинала и адресуют во времени включение соответствующих разрядов ППЗУ.
Блок 4 формирования адреса состоит из мультиплексора 23 и счетчика 24 адреса, параллельно включенного через мультиплексор 23 со входами 8 и синхронизации. Управление адресом осуществляется оператором по входу 9 при последовательной и по входу 8 при параллельной адрессации.
Блок 6 микропрограммного управления, блок 3 контроля и генератор 2 сигналов записи выполняют роль микропроцессора с жесткой архитектурой и ряд функций, которые обычно возлагают на ЭВМ. Это позволяет сделать программатор автономным, независимым от внешних систем и более простым, чем со встроенным микропроцессором, но сохранить все необходимые для работы режимы и функции. При программировании устройства 2, 3, 6 осуществляют контроль записи по каждому шагу и формируют команды перехода на следующий адрес, остановки, индикации "БРАК", выбора выхода ППЗУ при копировании, блокировки прожига при совпадении массивов информации.
Таким образом, программирование ППЗУ при автоматическом контроле по трем условиям и введение блока микропрограммного управления в отличие от известных решений позволяют осуществлять более гибкое программирование, значительно увеличить выход готовой продукции и сократить время программирования, т.е. улучшить метрологические характеристики и расширить функциональные возможности.
Формула изобретения: 1. Программатор, содержащий формирователь кода адреса, блок контроля, генератор сигналов записи, блок управления, блок оперативной памяти и блок постоянной памяти, адресные и управляющие входы блоков оперативной и постоянной памяти подключены соответственно к первому и второму выходам формирователя кода адреса и являются адресными и управляющими выходами программатора для подключения программируемых микросхем, адресные и управляющие входы формирователя кода адреса являются соответственно адресными и управляющими входами устройства, третий выход формирователя кода адреса соединен с первым входом блока управления, второй вход которого является входом "Пуск" программатора, информационные входы блока оперативной памяти являются информационными входами устройства, выходы генератора сигналов записи являются выходами программатора для подключения программируемых микросхем, отличающийся тем, что он дополнительно содержит блок микропрограммного управления, первый, второй и третий выходы которого соединены соответственно с адресным, управляющим и синхронизирующим входами генератора сигналов записи, первый и второй входы блока микропрограммного управления подключены соответственно к выходу блока управления и первому выходу блока контроля, второй выход которого соединен с третьим входом блока управления, первый вход блока контроля соединен с синхронизирующим входом формирователя кода адреса и третьим выходом блока микропрограммного управления, второй и третий входы блока контроля подключены соответственно к выходам блоков оперативной и постоянной памяти и выходу генератора сигналов записи, четвертый вход блока контроля является входом установки режима программирования программатора, четвертый вход генератора сигналов записи подключен к выходам блоков оперативной и постоянной памяти.
2. Программатор по п. 1, отличающийся тем, что блок микропрограммного управления содержит блок памяти микрокоманд, регистр и дешифратор, выход которого является первым выходом блока, вход дешифратора соединен с младшим адресным входом блока памяти микрокоманд и первым выходом регистра, второй и третий выходы которого являются соответственно вторым и третьим выходами блока, управляющий вход регистра является первым входом блока, информационный вход регистра подключен к выходу блока памяти микрокоманд, старший адресный вход которого является вторым входом блока.
3. Программатор по п. 1, отличающийся тем, что блок контроля содержит блок микрокоманд и блок установки режима программирования, выходы которого являются соответственно первым и вторым выходами блока, синхронизирующий, первый и второй информационные входы блока микрокоманд являются соответственно первым, вторым и третьим входами блока, выход блока микрокоманд подключен к информационному входу блока установки режима программирования, управляющий вход которого является четвертым выходом блока.
4. Программатор по п. 1, отличающийся тем, что генератор сигналов записи содержит блок импульсного питания, формирователь импульсов и мультиплексор, информационный, адресный и управляющий входы которого являются соответственно четвертым, первым и вторым входами генератора, выход мультиплексора подключен к управляющему входу формирователя импульсов, выход которого является выходом блока, а информационный вход подключен к выходу блока импульсного питания, синхронизирующий вход которого является третьим входом блока.