Главная страница  |  Описание сайта  |  Контакты
СПОСОБ ИЗГОТОВЛЕНИЯ МОНОП-ЯЧЕЙКИ ПАМЯТИ, ЯЧЕЙКА ПАМЯТИ И МАТРИЧНЫЙ НАКОПИТЕЛЬ НА ЕЕ ОСНОВЕ
СПОСОБ ИЗГОТОВЛЕНИЯ МОНОП-ЯЧЕЙКИ ПАМЯТИ, ЯЧЕЙКА ПАМЯТИ И МАТРИЧНЫЙ НАКОПИТЕЛЬ НА ЕЕ ОСНОВЕ

СПОСОБ ИЗГОТОВЛЕНИЯ МОНОП-ЯЧЕЙКИ ПАМЯТИ, ЯЧЕЙКА ПАМЯТИ И МАТРИЧНЫЙ НАКОПИТЕЛЬ НА ЕЕ ОСНОВЕ

Патент Российской Федерации
Суть изобретения: Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда. Сущность изобретения: в качестве ячейки памяти применяют МДП-транзистор, содержащий боковой спейсерный затвор. Диэлектриком под боковым затвором служит структура SiO2-Si3N4-SiO2. Благодаря малой ширине спейсера область инжекции горячих дырок в подзатворный диэлектрик перекрывает область захвата отрицательного информационного заряда. За счет этого увеличивается эффективность стирания и циклоустойчивость ячеек памяти. На основе предлагаемой МОНОП-ячейки памяти разработан накопитель с возможностью индивидуальной выборки во всех режимах работы, защищенный от изменения логического состояния невыбранных ячеек памяти при записи и стирании информации. 3 с. и 9 з.п. ф-лы, 1 табл., 11 ил.
Поиск по сайту

1. С помощью поисковых систем

   С помощью Google:    

2. Экспресс-поиск по номеру патента


введите номер патента (7 цифр)

3. По номеру патента и году публикации

2000000 ... 2099999   (1994-1997 гг.)

2100000 ... 2199999   (1997-2003 гг.)
Номер патента: 2105383
Класс(ы) патента: H01L21/8246, H01L27/115, G11C11/40
Номер заявки: 96100774/25
Дата подачи заявки: 17.01.1996
Дата публикации: 20.02.1998
Заявитель(и): Марков Виктор Анатольевич[UA]; Костюк Виталий Дмитриевич[UA]
Автор(ы): Марков Виктор Анатольевич[UA]; Костюк Виталий Дмитриевич[UA]
Патентообладатель(и): Марков Виктор Анатольевич[UA]; Костюк Виталий Дмитриевич[UA]
Описание изобретения: Изобретение относится к энергонезависимым электрически репрограммируемым запоминающим устройствам (ЭРПЗУ) с повышенной информационной плотностью, в том числе к радиационно-стойким ЭРПЗУ на основе структуры металл-окисел-нит рид-окисел-полупроводник (МОНОП).
Известно большое число конструкций ячеек памяти и накопителей ЭРПЗУ, а также способов их изготовления [1-3]. Среди них в настоящее время одними из наиболее перспективных являются устройства на основе ячеек памяти, перепрограммируемых горячими электронами и дырками. В частности, известен способ изготовления МОНОП-ячейки энергонезависимой памяти [4], согласно которому на кремниевой подложке выращивают многослойную запоминающую диэлектрическую пленку SiO2-Si3N4-SiO2 (OHO-структуру) и примыкающий к ней слой подзатворного диэлектрика SiO2 для стабильной МДП-структуры, формируют изолированный от подложки управляющий поликремниевый затвор так, чтобы он покрывал границу раздела названных диэлектрических пленок, после чего в подложке создают исток-стоковые диффузионные области, совмещенные с поликремниевым затвором.
Изготовленная таким способом ячейка памяти имеет следующий серьезный недостаток. Для полного удаления отрицательного заряда из запоминающей диэлектрической пленки при стирании информации и получения циклоустойчивого запоминающего устройства (ЗУ) необходимо, чтобы область инжекции горячих дырок перекрывала область локализации отрицательного заряда. В противном случае в слое запоминающего диэлектрика накапливается отрицательный заряд, который не может быть удален. В данном способе длина покрываемого OHO-структурой участка канала задается фотолитографически, и ее исходное топологическое значение должно превышать погрешность, определяемую возможностями технологического оборудования (0,2-0,4 мкм). Размер же области инжекции горячих дырок составляет одну или несколько десятых долей микрона и, как правило, оказывается меньшим области инжекции горячих электронов. Таким образом, данный способ не позволяет изготавливать циклоустойчивые ячейки памяти.
Известна конструкция ячейки энергонезависимой памяти [5], выполненной на основе МДП-транзистора на полупроводниковой подложке и содержащей исток-стоковые диффузионные области, между которыми расположена область канала МДП-транзистора, управляющий затвор, расположенный над областью канала МДП-транзистора, первый подзатворный диэлектрик, изолирующий область канала МДП-транзистора от управляющего затвора, боковой затвор, выполненный как поликремниевый спейсер у боковой стенки управляющего затвора и расположенный над областью канала МДП-транзистора, второй подзатворный диэлектрик, изолирующий область канала МДП-транзистора от бокового затвора. В данной ячейке памяти спейсерный затвор является плавающим и служит для хранения информационного заряда. В качестве подзатворных диэлектриков используют термически выращенные слои SiO2.
Недостаток данной конструкции заключен в том, что ячейка памяти обладает неудовлетворительной радиационной стойкостью. Кроме того, отсутствует возможность прямого управления потенциалом спейсерного затвора, что ограничивает функциональные возможности ячейки и накопителя.
Известны конструкции матричных накопителей, которые могут быть использованы для МОНОП-ячеек памяти, перепрограммируемых инжекцией горячих носителей заряда [4,6]. В частности, матричный накопитель [6] выполнен на основе запоминающих МДП-транзисторов, имеющих боковые затворы, выполненные в виде поликремниевых спейсеров вдоль боковых границ управляющих затворов, и содержит поликремниевые адресные шины, направленные вдоль строк матрицы, металлические стоковые и истоковые разрядные шины, направленные вдоль столбцов матрицы, диффузионные стоковые области, расположенные со стороны боковых затворов и электрически соединенные с металлическими стоковыми разрядными шинами, диффузионные истоковые области, объединенные между собой и электрически соединенные с металлическими истоковыми разрядными шинами, выполненными периодически между металлическими разрядными шинами.
Недостатком прототипа в случае использования его как накопителя МОНОП-ячеек памяти, перепрограммируемых горячими носителями, является следующее обстоятельство. При записи и стирании информации происходит частичная потеря отрицательного информационного заряда в невыбранных ячейках памяти с высоким значением порогового напряжения, имеющих общую стоковую разрядную шину с выбранной. Это вызвано генерацией горячих дырок в обратно-смещенных стоковых переходах, которая имеет место и при значениях напряжения на стоке, меньших напряжения пробоя.
Настоящее изобретение направлено на создание циклоустойчивой МОНОП-ячейки энергонезависимой памяти, перепрограммируемой инжекцией горячих носителей заряда, а также матричного накопителя на основе такой ячейки памяти, защищенного от стирания информации в невыбранных ячейках при перепрограммировании ЗУ.
В отношении способа изготовления ячейки памяти получение запланированного результата достигается тем, что вначале на поверхности полупроводниковой подложки последовательно выращивают подзатворную диэлектрическую пленку и первый проводящий слой поликремния, из которых литографически формируют управляющий поликремниевый затвор и совмещенный с ним слой подзатворного диэлектрика, затем последовательно выращивают многослойную запоминающую диэлектрическую пленку и второй проводящий слой поликремния, из которых с помощью сухого анизотропного травления формируют спейсеры вдоль боковых границ управляющего поликремниевого затвора.
Положительный эффект от использования данного способа состоит в возможности полного стирания информационного заряда и высокой циклоустойчивости ячеек памяти. Это достигается благодаря тому, что длина области канала, покрываемой запоминающим диэлектриком под поликремниевым спейсером, может с большой степенью воспроизводимости быть получена меньшей, чем размер области инжекции горячих дырок.
В ряде случаев для упрощения управления ячейкой после формирования спейсеров вдоль обеих боковых границ управляющего поликремниевого затвора один из спейсеров удаляют, закрыв другой спейсер маской фоторезиста, после чего формируют исток-стоковые диффузионные области. Но при этом происходит потеря одного бита информации на ячейку.
В другой разновидности способа после формирования управляющего поликремниевого затвора и совмещенного с ним слоя подзатворного диэлектрика в полупроводниковой подложке создают одну из исток-стоковых диффузионных областей, например истоковую. В этом случае диэлектрическая запоминающая среда, расположенная, например, со стороны истока, не перекрывает канал ячейки памяти и не оказывает влияния на его пороговое напряжение.
Положительный эффект от использования данной разновидности способа состоит в том, что в этом случае нет необходимости в проведении операции удаления одного из спейсеров для упрощения управления ячейкой.
В отношении конструкции ячейки памяти получение запланированного результата достигается тем, что второй подзатворный диэлектрик выполняют в виде многослойной структуры, содержащей слой диэлектрической запоминающей среды, а боковой затвор подключают к выводу на внешний источник управления. В частности, второй подзатворный диэлектрик может быть выполнен с OHO-структурой, а боковой затвор электрически соединен с управляющим затвором.
Технический результат от использования предлагаемой конструкции состоит в расширении области применения ячейки памяти и в увеличении конструктивной свободы при разработке ЗУ.
В отношении конструкции матричного накопителя получение запланированного результата достигается тем, что боковые затворы объединены в спейсерные шины, направленные вдоль строк матрицы, а подзатворный диэлектрик, изолирующий спейсерные шины от областей каналов запоминающих МДП-транзисторов, содержит слой диэлектрической запоминающей среды, в частности, выполнен с OHO-структурой.
Спейсерные шины могут быть электрически соединены с соответствующими им поликремниевыми адресными шинами или подключены к выводам на внешние источники управления.
Технический результат от подключения спейсерных шин к внешним источникам управления заключается в возможности устранения паразитного стирания информации в невыбранных ячейках памяти при перепрограммировании. Это будет продемонстрировано ниже при описании способов управления накопителем.
При подключении к внешним источникам управления спейсерные шины всего накопителя или его фрагментов могут быть объединены между собой, в частности, с помощью периодически выполненных поликремниевых или металлических шин, направленных вдоль столбцов матрицы.
В данном случае технический результат заключается в упрощении управления накопителем и в уменьшении площади запоминающего устройства в интегральном исполнении, хотя при этом теряется возможность индивидуальной выборки ячеек памяти в режиме стирания информации.
На фиг. 1 схематически изображена ячейка памяти, способ изготовления которой взят в качестве прототипа, где 1 -полупроводниковая подложка, 2 - ОНО-структура, 3 - примыкающий к ней слой SiO2, 4 - управляющий поликремниевый затвор, 5 - область канала, 6 и 7 - соответственно стоковая и истоковая диффузионные области.
На фиг. 2-6 представлены последовательность изготовления ячейки памяти и три модификации ее конструкции, где 8 - многослойная запоминающая диэлектрическая пленка, 9 -второй проводящий слой поликремния, 10 и 11 - спейсерные затворы, расположенные соответственно со стороны стока и истока.
На фиг. 7 показан фрагмент топологического построения накопителя, использованного в качестве прототипа, где 12 - поликремниевая адресная шина, 13 - плавающие спейсерные затворы, 14 и 15 - соответственно стоковые и истоковые металлические разрядные шины, 16 - контактные окна, 17 - граница активной области, 18 и 19 - соответственно стоковые и истоковые диффузионные области.
На фиг. 8 и 9 показаны фрагменты двух разновидностей топологического построения предлагаемого накопителя, где 20 - спейсерные шины, 21 - шина из второго слоя поликремния, объединяющая спейсерные шины.
На фиг. 10 и 11 проиллюстрированы фрагменты принципиальной электрической схемы двух разновидностей предлагаемого накопителя, где Vg, Vc, Vd и Vs - соответственно напряжения на затворной, спейсерной, стоковой и истоковой шинах.
В таблице приведены значения напряжений, подаваемых в различных режимах на шины предлагаемого накопителя.
Рассмотрим последовательность технологических операций в предлагаемом способе изготовления ячейки памяти.
На поверхности полупроводниковой подложки 1 (фиг. 2), в частности, P-типа последовательно выращивают слой подзатворного диэлектрика, например термическую пленку SiO2 толщиной 35 нм, и проводящий слой поликремния толщиной 50 нм. Затем из указанных слоев литографически формируют совмещенную структуру 3-4. После этого выращивают многослойную диэлектрическую пленку 8 (фиг. 3) и второй проводящий слой поликремния 9 толщиной 50 нм. Многослойная диэлектрическая пленка может быть изготовлена путем термического окисления кремния до толщины 6 нм, последующего пиролитического осаждения слоя Si3N4 толщиной 25 нм и последующего выращивания слоя SiO2 путем термического окисления Si3N4 в парах воды при повышенном давлении до толщины 10 нм. С помощью сухого анизотропного травления из второго слоя поликремния формируют спейсеры 10 и 11 (фиг. 4) вдоль обеих боковых границ поликремниевого затвора 4. Затем в подложке путем ионного легирования и термической активации примеси создают диффузионные стоковую и истоковую области 6 и 7, совмещенные с границами спейсерных шин.
На фиг. 5 представлена ячейка памяти, изготовленная в соответствии с другой модификацией способа. Данная конструкция может быть получена, если после сухого анизотропного травления спейсерный затвор 11 удалить путем травления, предварительно закрыв другой спейсерный затвор 10 фоторезистом. Для предохранения управляющего затвора 4 при стравливания спейсера сразу после осаждения первый проводящий слой поликремния покрывают защитной пленкой, которую не удаляют при последующих операциях, по крайней мере, до травления одного из спейсеров. В качестве защитной пленки можно использовать слой SiO2 или Si3N4.
На фиг. 6 представлена ячейка памяти, изготовленная в соответствии с третьей разновидностью способа. Для получения данной конструкции после формирования совмещенной структуры 3-4 одну из границ поликремниевого затвора закрывают фоторезистом и вводят примесь путем ионного легирования совмещенно с противоположной границей затвора.
На фиг.8 и 9 показаны фрагменты двух разновидностей топологического построения предлагаемого накопителя, в которых спейсерные шины подключены к внешним источникам управления, причем на фиг. 8 каждая спейсерная шина подключена к индивидуальному источнику, а на фиг. 9 все спейсерные шины показанного фрагмента накопителя объединены между собой с помощью шин из второго поликремния. Принципиальные электрические схемы, приведенные на фиг. 10 и 11, соответствуют фрагментам накопителей на фиг. 8 и 9. Объединение спейсерных шин, а также подключение каждой спейсерной шины к внешнему источнику можно осуществить, если перед проведением сухого анизотропного травления второго слоя поликремния закрыть маской фоторезиста области коммутирующих шин. Способ изготовления накопителя предлагаемой конструкции соответствует приведенному выше способу изготовления ячейки памяти. При этом может быть использована любая из предлагаемых модификаций способа изготовления ячейки.
Рассмотрим возможные способы управления предлагаемым накопителем (фиг.8, 10, таблица). Запись производится подачей на стоковую шину выбранной ячейки памяти напряжения программирования Vp, например, 8 В, а на затворную и спейсерные шины - напряжения Vpp, например, 12 В. Для защиты от стирания информационного заряда в невыбранных ячейках памяти с высоким значением порогового напряжения, имеющих общую стоковую шину с выбранной, на все спейсерные шины накопителя подают постоянное положительное напряжение, например, V.
В режиме стирания на спейсерную шину выбранной ячейки памяти подают отрицательное напряжение Vge, например, 10 В, а на стоковую шину через высокоомный резистор - положительное напряжение Vde, превышающее пробивное напряжение стокового перехода при данном значении напряжения на спейсерной шине. На все остальные спейсерные шины для защиты невыбранных ячеек памяти от стирания информационного заряда подают положительное напряжение Vce, например, 10 В. Шины управляющих затворов всего накопителя обнуляют.
В исходном состоянии перед считыванием на все стоковые и истоковые шины подают напряжение Vr, например, 2 В, а при считывании стоковую шину выбранной ячейки памяти обнуляют. При этом возможны два варианта подачи напряжения на спейсерные шины. В соответствии с вариантом a все они находятся под постоянным напряжением Vcc, равным, например, 5 В. В соответствии с вариантом б напряжение на каждой спейсерной шине равно напряжению на соответствующей ей затворной шине.
Способы управления накопителем с объединенными спейсерными шинами (фиг. 9, 11) аналогичны вышеприведенным, в частности способы записи и считывания (вариант а) полностью с ними совпадают. Отличие имеется для режима стирания, когда отрицательное напряжение Vge подают одновременно на несколько объединенных спейсерных шин. Поэтому стирание информации происходит одновременно в нескольких ячейках, подключенных к выбранной стоковой разрядной шине. Как было указано выше, объединение спейсерных шин экономит площадь ЗУ, т.к. уменьшается число межсоединений и элементов дешифратора. Однако при этом теряется возможность индивидуальной выборки ячеек памяти при стирании информации.
Формула изобретения: 1. Способ изготовления МОНОП-ячейки энергонезависимой памяти, включающий выращивание на кремниевой подложке многослойной запоминающей диэлектрической пленки SiO2 Si3N4 SiO2 и примыкающего к ней слоя подзатворного диэлектрика SiO2 для стабильной МДП-структуры, формирование изолированного от подложки управляющего поликремниевого затвора и создание в подложке исток-стоковых диффузионных областей, отличающийся тем, что вначале на поверхности полупроводниковой подложки последовательно выращивают подзатворную диэлектрическую пленку и первый проводящий слой поликремния, из которых литографически формируют управляющий поликремниевый затвор и совмещенный с ним слой подзатворного диэлектрика, затем последовательно выращивают многослойную запоминающую диэлектрическую пленку и второй проводящий слой поликремния, из которых с помощью сухого анизотропного травления формируют спейсеры вдоль боковых границ управляющего поликремниевого затвора.
2. Способ по п. 1, отличающийся тем, что после формирования спейсеров вдоль обеих боковых границ управляющего поликремниевого затвора один из спейсеров удаляют, закрыв другой спейсер маской фоторезиста, после чего формируют исток-стоковые диффузионные области.
3. Способ по п.1, отличающийся тем, что после формирования управляющего поликремниевого затвора и совмещенного с ним слоя подзатворного диэлектрика в полупроводниковой подложке создают одну из исток-стоковых диффузионных областей, например истоковую.
4. Ячейка энергонезависимой памяти, выполненная на основе МДП-транзистора на полупроводниковой подложке и содержащая исток-стоковые диффузионные области, между которыми расположена область канала МДП-транзистора, управляющий затвор, расположенный над областью канала МДП-транзистора, первый подзатворный диэлектрик, изолирующий область канала МДП-транзистора от управляющего затвора, боковой затвор, выполненный как поликремниевый спейсер у боковой стенки управляющего затвора и расположенный над областью канала МДП-транзистора, второй подзатворный диэлектрик, изолирующий область канала МДП-транзистора от бокового затвора, отличающаяся тем, что второй подзатворный диэлектрик выполнен в виде многослойной структуры, содержащей слой диэлектрической запоминающей среды, а боковой затвор подключен к выводу на внешний источник управления.
5. Ячейка по п.4, отличающаяся тем, что второй подзатворный диэлектрик выполнен со структурой SiO2 Si3N4 SiO2.
6. Ячейка по пп.4 и 5, отличающаяся тем, что боковой затвор электрически соединен с управляющим затвором.
7. Матричный накопитель, выполненный на основе запоминающих МДП-транзисторов, имеющих боковые затворы, выполненные в виде поликремниевых спейсеров вдоль боковых границ управляющих затворов, и содержащий поликремниевые адресные шины, направленные вдоль строк матрицы, металлические стоковые и истоковые разрядные шины, направленные вдоль столбцов матрицы, диффузионные стоковые области, расположенные со стороны боковых затворов и электрически соединенные с металлическими стоковыми разрядными шинами, диффузионные истоковые области, объединенные между собой и электрически соединенные с металлическими истоковыми разрядными шинами, выполненными периодически между металлическими стоковыми разрядными шинами, отличающийся тем, что боковые затворы объединены в спейсерные шины, направленные вдоль строк матрицы, а подзатворный диэлектрик, изолирующий спейсерные шины от областей каналов запоминающих МДП-транзисторов, содержит слой диэлектрической запоминающей среды.
8. Накопитель по п. 7, отличающийся тем, что подзатворный диэлектрик, изолирующий спейсерные шины от областей каналов запоминающих МДП-транзисторов, выполнен со структурой SiO2 Si3N4 SiO2.
9. Накопитель по пп.7 и 8, отличающийся тем, что спейсерные шины подключены к выводам на внешние источники управления.
10. Накопитель по п.9, отличающийся тем, что спейсерные шины всего накопителя или его фрагментов объединены между собой.
11. Накопитель по п.10, отличающийся тем, что спейсерные шины объединены между собой с помощью периодически выполненных поликремниевых или металлических шин, направленных вдоль столбцов матрицы.
12. Накопитель по пп.7 и 8, отличающийся тем, что спейсерные шины электрически соединены с соответствующими им поликремниевыми адресными шинами.