Главная страница  |  Описание сайта  |  Контакты
Патент на изобретение №2472209

(19)

RU

(11)

2472209

(13)

C1

(51) МПК G06F7/57 (2006.01)

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ Статус: по данным на 27.12.2012 - нет данных Пошлина:

(21), (22) Заявка: 2012104449/08, 08.02.2012

(24) Дата начала отсчета срока действия патента:

08.02.2012

Приоритет(ы):

(22) Дата подачи заявки: 08.02.2012

(45) Опубликовано: 10.01.2013

(56) Список документов, цитированных в отчете о

поиске: RU 2286594 С1, 27.10.2006. RU 2047892 C1, 10.11.1995. US RE38451 E, 02.03.2004. EP 657803 B1, 02.05.2002.

Адрес для переписки:

432063, г.Ульяновск, ул. Гончарова, 30, Закрытое акционерное общество "ИВЛА-ОПТ", И.П. Гринбергу

(72) Автор(ы):

Гринберг Исаак Павлович (RU)

(73) Патентообладатель(и):

Закрытое акционерное общество "ИВЛА-ОПТ" (RU)

(54) ЛОГИЧЕСКИЙ МОДУЛЬ

(57) Реферат:

Логический модуль предназначен для воспроизведения простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический модуль реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и содержит пять элементов И, пять элементов ИЛИ и четыре мажоритарных элемента. Техническим результатом является расширение функциональных возможностей за счет дополнительно введенных логических элементов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2286594, кл. G06F 7/57, 2006 г.), который содержит два элемента И, два элемента ИЛИ, три мажоритарных элемента и реализует любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов, - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов, - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов, - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем два элемента И, два элемента ИЛИ и три мажоритарных элемента, у которых первый вход первого, первый и второй входы второго мажоритарных элементов соединены соответственно с первым, вторым настроечными входами логического модуля и выходом первого мажоритарного элемента, первый и второй входы j-го элемента И подключены соответственно к первому и второму входам j-го элемента ИЛИ, а первый, второй входы первого и первый, второй входы второго элементов ИЛИ являются соответственно первым, вторым и третьим, четвертым информационными входами логического модуля, особенность заключается в том, что в него дополнительно введены три элемента И, три элемента ИЛИ и мажоритарный элемент, причем первый и второй входы k-го элемента И подключены соответственно к первому и второму входам k-го элемента ИЛИ, j-й вход и выход третьего элемента ИЛИ соединены соответственно с выходом j-го элемента ИЛИ и третьим входом первого мажоритарного элемента, j-й вход и выход четвертого элемента И подключены соответственно к выходу j-го элемента И и третьему входу четвертого мажоритарного элемента, а первый, второй входы и выход пятого элемента ИЛИ соединены соответственно с выходом третьего элемента И, выходом четвертого элемента ИЛИ и третьим входом второго мажоритарного элемента, подключенного выходом к второму входу третьего мажоритарного элемента, первый, третий входы и выход которого соединены соответственно с третьим настроечным входом логического модуля, выходом пятого элемента И и вторым входом четвертого мажоритарного элемента, подключенного первым входом и выходом соответственно к четвертому настроечному входу и выходу логического модуля, пятый информационный вход которого соединен с вторым входом первого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит элементы И 1 1 , ,1 5 , элементы ИЛИ 2 1 , ,2 5 и мажоритарные элементы 3 1 , ,3 4 , причем первый вход элемента 3 i соединен с i-м настроечным входом логического модуля, первый и второй входы элемента 1 m подключены соответственно к первому и второму входам элемента 2 m , j-й вход и выход элемента 2 3 соединены соответственно с выходом элемента 2 j и третьим входом элемента 3 1 , j-й вход и выход элемента 1 4 подключены соответственно к выходу элемента 1 j и третьему входу элемента 3 4 , первый, второй входы и выход элемента 2 5 соединены соответственно с выходами элементов 1 3 , 2 4 и третьим входом элемента 3 2 , выход элемента 1 5 подключен к третьему входу элемента 3 3 , выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а выход элемента 3 4 и второй вход элемента 3 1 образуют соответственно выход и пятый информационный вход логического модуля, первый, второй и третий, четвертый информационные входы которого соединены соответственно с первым, вторым входами элемента 2 1 и первым, вторым входами элемента 2 2 .

Работа предлагаемого логического модуля осуществляется следующим образом.

На его первый, , пятый информационные и первый, ,четвертый настроечные входы подаются соответственно двоичные сигналы x 1 , ,x 5 {0,1} и y 1 , ,y 4 {0,1}. Сигнал на выходе мажоритарного элемента 3 i (i {1,2,3,4}) равен «1» («0») только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные «1» («0»). Следовательно, если на первом входе элемента 3 i присутствует «1» («0»), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на его втором и третьем входах. Таким образом, на выходе модуля имеем

где , · есть символы операций ИЛИ, И; 1 , , 5 есть простые симметричные булевы функции пяти аргументов х 1 , ,х 5 (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов, - входных двоичных сигналов.

Формула изобретения

Логический модуль, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий два элемента И, два элемента ИЛИ и три мажоритарных элемента, у которых первый вход первого, первый и второй входы второго мажоритарных элементов соединены соответственно с первым, вторым настроечными входами логического модуля и выходом первого мажоритарного элемента, первый и второй входы j-го элемента И подключены соответственно к первому и второму входам j-го элемента ИЛИ, а первый, второй входы первого и первый, второй входы второго элементов ИЛИ являются соответственно первым, вторым и третьим, четвертым информационными входами логического модуля, отличающийся тем, что в него дополнительно введены три элемента И, три элемента ИЛИ и мажоритарный элемент, причем первый и второй входы k-го элемента И подключены соответственно к первому и второму входам k-го элемента ИЛИ, j-й вход и выход третьего элемента ИЛИ соединены соответственно с выходом j-го элемента ИЛИ и третьим входом первого мажоритарного элемента, j-й вход и выход четвертого элемента И подключены соответственно к выходу j-го элемента И и третьему входу четвертого мажоритарного элемента, а первый, второй входы и выход пятого элемента ИЛИ соединены соответственно с выходом третьего элемента И, выходом четвертого элемента ИЛИ и третьим входом второго мажоритарного элемента, подключенного выходом к второму входу третьего мажоритарного элемента, первый, третий входы и выход которого соединены соответственно с третьим настроечным входом логического модуля, выходом пятого элемента И и вторым входом четвертого мажоритарного элемента, подключенного первым входом и выходом соответственно к четвертому настроечному входу и выходу логического модуля, пятый информационный вход которого соединен с вторым входом первого мажоритарного элемента.

РИСУНКИ